[发明专利]混合直写式/回写式高速缓冲存储策略管理器和相关系统和方法有效
| 申请号： | 201380005469.8 | 申请日： | 2013-01-16 |
| 公开（公告）号： | CN104067243B | 公开（公告）日： | 2017-09-12 |
| 发明（设计）人： | 彼得·G·萨索内;克里斯托弗·爱德华·科布;达娜·M·万特雷斯;苏雷什·K·文库马汉提;卢西恩·科德雷斯库 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F12/0804 | 分类号： | G06F12/0804;G06F1/32 |
| 代理公司： | 北京律盟知识产权代理有限责任公司11287 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 详细描述中所揭示的实施例包含混合直写式/回写式高速缓冲存储策略管理器，和相关系统和方法。一种高速缓冲存储写入策略管理器经配置以确定多个并行高速缓冲存储器当中的至少两个高速缓冲存储器是否在作用中。如果所有一或多个其它高速缓冲存储器不在作用中，那么所述高速缓冲存储写入策略管理器经配置以指导所述并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用回写式高速缓冲存储策略。以此方式，所述高速缓冲存储写入策略管理器可节省功率和/或增加单独作用中处理器核心的性能。如果所述一或多个其它高速缓冲存储器中的任一者在作用中，那么所述高速缓冲存储写入策略管理器经配置以指导所述并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用直写式高速缓冲存储策略。以此方式，当多个处理器核心在作用中时，所述高速缓冲存储写入策略管理器促进所述并行高速缓冲存储器之间的数据一致性。 | ||
| 搜索关键词： | 混合 直写式 回写式 高速 缓冲 存储 策略 管理器 相关 系统 方法 | ||
【主权项】：
一种高速缓冲存储写入策略管理器，其经配置以：确定多个并行高速缓冲存储器当中的至少两个高速缓冲存储器是否在作用中；如果所述多个并行高速缓冲存储器当中的所有一或多个其它高速缓冲存储器不在作用中，那么指导所述多个并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用回写式高速缓冲存储策略；以及如果所述多个并行高速缓冲存储器当中的所述一或多个其它高速缓冲存储器中的任一者在作用中，那么指导所述多个并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用直写式高速缓冲存储策略；其中所述高速缓冲存储写入策略管理器经配置以在所述多个并行高速缓冲存储器当中的所有所述其它高速缓冲存储器变得不在作用中时，指导所述多个并行高速缓冲存储器当中的所述作用中高速缓冲存储器应用所述回写式高速缓冲存储策略。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380005469.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 检查高速缓存是否命中的方法-201510367796.9
- 范先奇;周璞;朱思良 - 上海华虹集成电路有限责任公司
- 2015-06-29 - 2019-05-14 - G06F12/0804
- 本发明公开了一种检查高速缓存是否命中的方法，定义一个页地址队列，用于记录高速缓存的页信息的命中和替换；定义一个完整地址队列，用于记录每一个进入高速缓存的地址；采用双队列定位查找，使用验证环境顶层定义的高速缓存的变量，根据输入地址判断是否命中，并输出命中标志信号。本发明可以快速准确的判断出一次地址操作是否命中高速缓存，流程简单可靠，调用方便。
- 一种缓存数据控制方法、节点控制器和系统-201510292332.6
- 程永波 - 华为技术有限公司
- 2015-05-30 - 2019-02-19 - G06F12/0804
- 本发明实施例公开了一种缓存数据控制方法，节点控制器接收源节点发送的数据访问请求；其中，数据访问请求携带访问地址和访问类型；若访问类型为共享请求，节点控制器查询第一目录中是否存在访问地址的第一目录项，若为是，确定访问地址对应的缓存数据为独占态；根据第一目录项中的存储位置确定缓存数据所在的目标节点；节点控制器向目标节点发送第一侦听消息，第一侦听消息用于指示目标节点将缓存数据返回给节点控制器；节点控制器将缓存数据返回至源节点，并删除第一目录中第一目录项。本发明实施例还公开了一种节点控制器。采用本发明，能较少目录对存储空间的需求。
- 基于存储器地址将来自高速缓存行的数据存储到主存储器-201380075112.7
- P.法拉博世;H.贝姆;D.查克拉巴蒂;N.穆拉利马诺哈 - 慧与发展有限责任合伙企业
- 2013-03-28 - 2018-10-23 - G06F12/0804
- 提供了一种用于执行存储器操作的方法。一个或多个处理器可以确定存储于一个或多个处理器的高速缓冲存储器中的至少一部分数据将存储于主存储器中。确定主存储器的一个或多个地址范围对应于高速缓冲存储器中的多个高速缓存行。识别对应于在一个或多个地址范围中的地址的高速缓存行的集合，从而存储于识别出的集合中的数据可以存储于主存储器中。对于识别出的集合中具有自高速缓存行首次加载到高速缓冲存储器以来或者自先前的存储操作以来已被修改的数据的每个高速缓存行，使得存储于该高速缓存行中的数据存储于主存储器中。
- 用于支持持久存储器的方法和装置-201380077829.5
- S·萨克蒂维鲁;R·B·巴恩森;G·塞勒 - 英特尔公司
- 2013-07-26 - 2018-09-11 - G06F12/0804
- 一种处理设备以处理单元、存储器管理系统和在持久存储器域中的持久存储器为特征。所述处理设备为在所述处理单元上运行的应用提供增强写回(WB‑E)存储器空间。所述存储器管理系统将所述WB‑E存储器空间映射到所述持久存储器。所述应用通过执行指令以将数据存储到在所述WB‑E存储器空间中的地址而创建WB‑E数据。响应于所述应用创建WB‑E数据，自动将WB‑E数据存储到与所述处理单元相关联的高速缓存中。响应于在所述应用已经针对多个存储器地址创建了WB‑E数据之后所述应用执行提交指令，所述存储器管理系统自动确保用于所述应用的所有WB‑E数据已经被保存到持久存储器域。描述并要求保护其它实施例。
- 一种基于Redis的实时缓存更新方法和系统-201810300592.7
- 潘帅伟 - 浙江小泰科技有限公司
- 2018-04-04 - 2018-09-04 - G06F12/0804
- 本发明涉及数据缓存技术领域，公开了一种基于Redis的实时缓存更新方法和系统，包括以下步骤，S1、实时获取用户对数据库中的数据的修改信息；S2、基于修改信息修改数据库中的数据并对应数据库数据的修改生成binlog信息；S3、接收数据库推送的binlog信息，将binlog信息解析；S4、获取并将解析后的binlog信息转化为与缓存数据库中数据对应的更新信息；S5、基于更新信息修改缓存数据库中的数据；通过实时获取对数据库的数据的修改信息，实时修改数据库中的数据，从而完成数据库中的数据修改；将同步逻辑和更新缓存数据库中的数据的逻辑分开，分为两个逻辑。先完成数据库的修改，然后根据数据库的修改来修改缓存数据库中的数据，从而减小了逻辑发生混乱的概率。
- 一种Cache分区的方法及装置-201410168515.2
- 郑晨;高云伟;詹剑锋;张立新 - 华为技术有限公司;中国科学院计算技术研究所
- 2014-04-24 - 2018-07-03 - G06F12/0804
- 本发明实施例公开了一种Cache分区的方法及装置，涉及电子信息技术领域，能够为执行实体灵活分配物理内存和Cache Set，减少了多个执行实体在Cache的使用上产生的干扰，提高访存性能。本发明的方法包括：所述操作系统为执行实体分配物理内存；在所述主机包括的Cache Sets中，选取未被占用的一个或多个Cache Set，将为所述执行主体分配的物理内存中的数据缓存至所述选取的Cache Set中，建立为所述执行主体分配的物理内存与所述选取的Cache Set的对应关系。本发明适用于为执行实体分配合适的Cache Set的场景。
- 数据缓存处理方法及装置-201410412521.8
- 杜德文 - 北京国双科技有限公司
- 2014-08-20 - 2018-06-26 - G06F12/0804
- 本发明公开了一种数据缓存处理方法及装置。数据缓存处理方法包括：接收数据获取线程获取数据的请求信号；检测缓冲区的数据缓存占用量，其中，所述缓冲区用于缓存所述数据获取线程请求获取的数据；判断所述缓冲区的数据缓存占用量是否达到预设条件；如果判断所述缓冲区的数据缓存占用量达到所述预设条件，则控制所述数据获取线程处于等待状态；以及如果判断所述缓冲区的数据缓存占用量未达到预设条件，则控制所述数据获取线程处于运行状态。通过本发明解决了数据处理过程中因数据处理速度滞后造成数据堆积在内存中造成内存被长时间占用的问题，进而达到了高效利用内存的效果。
- 一种基于Redis的本地缓存刷新实现方法及装置-201711215284.6
- 林明波 - 深圳市丰巢科技有限公司
- 2017-11-28 - 2018-06-19 - G06F12/0804
- 本发明公开了一种基于Redis的本地缓存刷新实现方法及装置，方法包括：在本地缓存管理方法的工程中引入Redis数据包；定义一个通用的缓存订阅组件和通用的发布接口；在待更新本地缓存的系统引入Redis数据包，并引入通用的缓存订阅组件和通用的发布接口；定义一个待更新本地缓存的系统对应的专属频道，根据专属频道在待刷新的缓存对应的节点添加通用的发布接口，根据发布接口刷新本地缓存。本发明实现在系统本地缓存更新，集群下面所有节点也可自动更新，提高了本地缓存的缓存灵活性，扩大了本地缓存的使用场景，提高了系统的内存利用率。
- 存储装置及存储装置的控制方法-201810045319.4
- 杉本定广;山本彰;弘中和卫 - 株式会社日立制作所
- 2013-12-12 - 2018-06-01 - G06F12/0804
- 在本发明的存储装置中，对上级装置提供与最终存储介质不具有对应关系(映射)的解压缩VOL，并从上级装置接受对解压缩VOL访问。而且，将写入于解压缩VOL的数据在高速缓冲存储器中进行在线压缩，并将压缩的数据与最终存储介质所对应的卷即压缩VOL建立对应。同时通过维持管理写入有数据的解压缩VOL上的区域与该数据的压缩数据所对应的压缩VOL上的位置之间的映射信息，在从上级装置有对解压缩VOL的读请求时，也会基于映射信息，将由读请求指定的解压缩VOL上的位置信息向最终存储介质的位置信息变换，从最终存储介质将压缩数据读取至高速缓冲存储器上，将压缩数据在高速缓冲存储器中解压缩后向上级装置传送。
- 用于存储系统中的数据硬化的方法和系统-201480020254.8
- R.W.埃利斯;L.J.赫尔曼;B.R.萨瑟恩兰 - 桑迪士克科技有限责任公司
- 2014-04-04 - 2018-04-03 - G06F12/0804
- 一种存储系统(100)，以及在所述存储系统(100)中的数据硬化的方法，包含配置成检测电源故障事件(302)的去毛刺模块(304)；被耦合到所述去毛刺模块(304)的写入页面模块(328)，所述写入页面模块(328)配置为基于所述电源故障事件(302)，执行高速缓存写入指令(324)以将来自高速缓存存储器(108)的高速缓存页面(330)发送到存储通道控制器(112)，其中所述高速缓存存储器(108)是易失性存储器；以及信号空模块(332)，其被耦合到所述写入页面模块(328)，所述信号空模块(332)配置为生成休眠信号(336)以关闭主机总线适配器(104)，其中所述主机总线适配器(104)与所述存储通道控制器(112)接口，以在所述主机总线适配器(104)和所述存储通道控制器(112)上电时，将所述高速缓存页面(330)写回到所述高速缓存存储器(108)。
- 一种进行数据存储的方法、装置及系统-201410705705.3
- 陈义全 - 华为技术有限公司
- 2014-11-27 - 2018-03-13 - G06F12/0804
- 本发明涉及电子技术领域，尤其涉及一种进行数据存储的方法、装置及系统，用以解决存储设备写性能较低、使用寿命较短的问题。本发明实施例提供的进行数据存储的方法包括存储控制器接收待存储数据，存储控制器中设有第一缓存和第二缓存，第一缓存用于缓存第一类数据，第二缓存用于缓存第二类数据，第一类数据的更新频率大于第二类数据的更新频率；存储控制器识别待存储数据中的第一类数据，并将识别的所述第一类数据写入第一缓存中；若写入的第一类数据中包含更新数据，则将第一缓存中该更新数据对应的更新前的数据设为无效；存储控制器在确定当前满足第一类数据的写入触发条件时，将第一缓存中的有效数据写入存储介质。
- 缓存替换的方法、缓存控制器和处理器-201410211355.5
- 张立新;魏巍;熊劲;蒋德钧 - 华为技术有限公司;中国科学院计算技术研究所
- 2014-05-19 - 2017-12-12 - G06F12/0804
- 本发明实施例提供一种缓存替换的方法、缓存控制器和处理器，所述方法包括缓存控制器通过确定待替换缓存行的关联缓存池，关联缓存池中的各关联缓存行与待替换缓存行属于同一内存行，并且进一步根据关联缓存行的访问信息从关联缓存池中确定待写回缓存行，将待替换缓存行以及待写回缓存行中的数据一起写入内存。由于待替换缓存行和待写回缓存行属于同一内存行，因此，能够提高行缓存区的命中率，从而提高内存访问性能，另外，缓存控制器进一步根据关联缓存行的访问信息从关联缓存池中确定待写回缓存行，只将关联缓存池中的待写回缓存行写回内存，因此，能够减少内存的写次数，提高内存的使用寿命。
- 基于Thin‑LUN的存储空间配置方法、数据写入方法及存储设备-201710463925.3
- 陈武雄 - 杭州宏杉科技股份有限公司
- 2017-06-19 - 2017-10-10 - G06F12/0804
- 本申请提供一种基于Thin‑LUN的存储空间配置方法，该方法应用于存储系统，该方法包括获取存储系统的Thin‑LUN中各逻辑地址块的逻辑地址映射的更新频率；按照更新频率的大小顺序将逻辑地址映射划分成不同等级的更新频段的逻辑地址映射区段；将Thin‑LUN对应的物理存储空间划分成多个存储空间片区，多个所述存储空间片区包括若干个固定存储空间片区，各所述固定存储空间片区与各逻辑地址映射区段具有映射关系，该方法可减少由于写入频率差异大的数据在碎片整理时的数据移动次数，降低碎片产生概率，减小碎片数量，并且可提高存储系统的读写性能和使用寿命。
- 混合直写式/回写式高速缓冲存储策略管理器和相关系统和方法-201380005469.8
- 彼得·G·萨索内;克里斯托弗·爱德华·科布;达娜·M·万特雷斯;苏雷什·K·文库马汉提;卢西恩·科德雷斯库 - 高通股份有限公司
- 2013-01-16 - 2017-09-12 - G06F12/0804
- 详细描述中所揭示的实施例包含混合直写式/回写式高速缓冲存储策略管理器，和相关系统和方法。一种高速缓冲存储写入策略管理器经配置以确定多个并行高速缓冲存储器当中的至少两个高速缓冲存储器是否在作用中。如果所有一或多个其它高速缓冲存储器不在作用中，那么所述高速缓冲存储写入策略管理器经配置以指导所述并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用回写式高速缓冲存储策略。以此方式，所述高速缓冲存储写入策略管理器可节省功率和/或增加单独作用中处理器核心的性能。如果所述一或多个其它高速缓冲存储器中的任一者在作用中，那么所述高速缓冲存储写入策略管理器经配置以指导所述并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用直写式高速缓冲存储策略。以此方式，当多个处理器核心在作用中时，所述高速缓冲存储写入策略管理器促进所述并行高速缓冲存储器之间的数据一致性。
- 高速缓冲存储器的高速缓存块长度调整方法及装置-201210396334.6
- 万志军 - 深圳市中兴微电子技术有限公司
- 2012-10-18 - 2017-09-08 - G06F12/0804
- 本发明公开了一种高速缓冲存储器的高速缓存块长度调整方法及装置。该方法包括如果访问的数据或者指令的连续命中失败的次数大于第一预定阈值，则作废并清除高速缓冲存储器中所有的高速缓存块，去使能高速缓冲存储器，将所有高速缓存块长度调整为小于当前长度值的第一预设长度值，并使能高速缓冲存储器；如果访问数据或者指令时，在高速缓冲存储器中连续进行内容填充的次数大于第二预定阈值且每次进行内容填充后整个高速缓存块里的数据和指令都会被顺序访问，则作废并清除高速缓冲存储器中所有的高速缓存块，去使能高速缓冲存储器，将高速缓冲存储器中的所有高速缓存块长度调整为大于当前长度值的第二预设长度值，并使能高速缓冲存储器。
- 用于从处理器到存储器子系统智能刷新数据的系统和方法-201180076401.X
- M.K.纳基穆图;M.库马 - 英特尔公司
- 2011-12-21 - 2017-09-08 - G06F12/0804
- 描述了用于从处理器高速缓存智能刷新数据的系统和方法。例如，根据本发明一个实施例的系统包括处理器，具有从其刷新数据的高速缓存，数据与具体系统地址范围关联；以及PCM存储器控制器，用于管理对存储在PCM存储器装置中对应于具体系统地址范围的数据的存取；处理器确定对于规定的系统地址范围是否启用存储器刷新提示，其中如果对于规定的系统地址范围启用存储器刷新提示，则处理器向PCM存储器装置的PCM存储器控制器发送存储器刷新提示，并且其中PCM存储器控制器使用存储器刷新提示确定是否将刷新的数据保存到PCM存储器装置。
- 用于标记需要写回持久存储的非事务代码区的开头和结束的指令-201410098020.7
- T·威尔豪姆 - 英特尔公司
- 2014-03-17 - 2017-06-20 - G06F12/0804
- 提供了用于标记需要写回持久存储的非事务代码区的开头和结束的指令。所描述的处理器具有到非易失性随机存取存储器的接口和逻辑电路。该逻辑电路用于标识事务所修改的高速缓存行，该事务将易失性随机存取存储器看作该事务的持久存储。该逻辑电路还用于标识与事务不同的软件进程所修改的高速缓存行，该软件进程也将所述非易失性随机存取存储器看作持久存储。
- 2级存储器分级结构中的存储器侧高速缓存的动态部分断电-201180075654.5
- R.K.拉马努詹;G.J.欣顿;D.J.齐默曼 - 英特尔公司
- 2011-12-20 - 2017-06-13 - G06F12/0804
- 描述用于刷新多级存储器分级结构中的存储器侧高速缓存(MSC)的所指定区域的系统和方法。例如，按照一个实施例的计算机系统包括存储器子系统，包括非易失性系统存储器和用于缓存非易失性系统存储器的部分的易失性存储器侧高速缓存(MSC)；以及刷新引擎，用于响应与MSC的所指定区域关联的停用条件而将MSC的所指定区域刷新到非易失性系统存储器。
- 向非易失性存储器的写操作-201580042098.X
- 阿里·格哈森·赛迪;理查德·罗伊·格里森思怀特 - ARM有限公司
- 2015-06-23 - 2017-05-10 - G06F12/0804
- 提供了处理数据的装置和数据处理方法。该装置中的处理器核响应于包括将数据项写到非易失性存储器的写操作的指令序列而执行数据处理操作。回写缓存存储处理器核从存储器取回和向存储器写的数据项的本地副本。提供了存储对由处理器核发起的写操作的指示的存储单元，并且处理器核被配置为通过使作为处理器核的下述写操作的操作对象的数据项的本地副本被从回写缓存清理到存储器来对结束指令作出响应，其中对所述写操作的指示已被存储到存储单元。然后将存储单元中存储的对所述写操作的指示清除。
- 一种分布式SAN的缓存同步方法-201610938524.4
- 侯山鹏 - 郑州云海信息技术有限公司
- 2016-10-25 - 2017-03-22 - G06F12/0804
- 本发明公开了一种分布式SAN的缓存同步方法，包括判断客户端发送的操作请求为读操作请求或写操作请求；如果是读操作请求，则在缓存区域中查找读操作请求包括的读取数据，并将读取数据返回至客户端；向伙伴控制器发送与读取数据对应的缓存同步指令；如果是写操作请求，则依据写操作请求中包含的写入地址写入缓存区域中；向伙伴控制器发送与写入数据对应的缓存同步指令。由此可见，该方法能够实现伙伴控制器的缓存同步，避免了伙伴控制器中的缓存数据不同步，从而降低读取的效率。
- 一种动态调整缓存刷新策略的方法和装置-201410067092.5
- 吴会堂;许勇 - 浙江宇视科技有限公司
- 2014-02-26 - 2017-02-01 - G06F12/0804
- 本发明提供一种动态调整缓存刷新策略的方法，包括A、在第一定时器超时时确定阵列的配额使用率；B、判断该配额使用率是否与上一轮确定的配额使用率处于不同的配额使用率区间，如果是，执行C，否则执行步骤D，其中每个配额使用率区间都对应一个预设的高、低水位线；C、调整该阵列写Cache空间的高、低水位线至预设的高、低水位线，该预设的高、低水位线为当前配额使用率所处的配额使用率区间对应的高、低水位线；返回A；D、不执行该阵列写Cache空间高、低水位线的调整，返回步骤A。本发明通过实时监测写缓存配额使用率变化，判断当前用户的写Cache缓存使用情况，动态调整刷新的高低水位线，有利于写入性能的提高和掉电风险的降低。
- 用于连续磁道的智能写入高速缓存的方法和系统-201180047140.9
- 布伦特·卡梅隆·比尔兹利;L·M·古普塔;约瑟夫·S·海德二世;迈克尔·托马斯·本哈斯;萨尼·E·威廉姆斯 - 国际商业机器公司
- 2011-08-18 - 2016-10-26 - G06F12/0804
- 提供在把数据从非易失性存储器(NVS)离台到存储单元的计算存储环境中，处理器设备的连续磁道的写入高速缓存。当第一个磁道被确定是连续的并且一个较早磁道也被确定是连续的时，清除与所述较早磁道相关联的时间比特，以允许所述较早磁道的数据的离台。如果确定修改过的高速缓存中的多个跨距之一中的多个其它磁道之一的时间比特未被设定，那么为离台操作选择与所述多个其它磁道之一相关联的跨距。如果NVS超过预定的存储阈值，那么为离台操作选择所述多个跨距中的预定一个跨距。
- 专利分类
