[实用新型]数据处理装置有效
| 申请号： | 201320042495.5 | 申请日： | 2013-01-25 |
| 公开（公告）号： | CN203054828U | 公开（公告）日： | 2013-07-10 |
| 发明（设计）人： | 李超;霍晨生;苗家旺;杨继伟;李世鹏 | 申请（专利权）人： | 北京旋极信息技术股份有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F11/10 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 栗若木;曲鹏 |
| 地址： | 100083 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供了一种数据处理装置。涉及通信领域；解决了RapidIO总线低位宽并行处理方法彼时大、增加后端设计难度的问题。该装置包括：处理器、第一CRC模块和RAM缓存；所述处理器通过RapidIO串行总线接口与RapidIO串行总线相连，并自所述RapidIO串行总线接收到的串行总线数据转换为并行数据缓存至所述RAM缓存；所述第一CRC模块能够处理的并行数据位宽大于16bit并为16bit的整数倍。本实用新型提供的技术方案适用于RapidIO串行数据处理，实现了低延时的数据传输。 | ||
| 搜索关键词： | 数据处理 装置 | ||
【主权项】：
一种数据处理装置，其特征在于，包括处理器、第一CRC模块和RAM缓存；所述处理器通过RapidIO串行总线接口与RapidIO串行总线相连，并自所述RapidIO串行总线接收到的串行总线数据转换为并行数据缓存至所述RAM缓存；所述第一CRC模块能够处理的并行数据位宽大于16bit并为16bit的整数倍。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京旋极信息技术股份有限公司，未经北京旋极信息技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320042495.5/，转载请声明来源钻瓜专利网。
- 上一篇：起重机手电门电路
- 下一篇：一种起重机及起升机构及平衡滑轮
