[发明专利]快闪存储器的形成方法在审
申请号: | 201310754246.3 | 申请日: | 2013-12-31 |
公开(公告)号: | CN104752363A | 公开(公告)日: | 2015-07-01 |
发明(设计)人: | 张翼英 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/28 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种快闪存储器的形成方法,包括:提供基底;在基底上形成核心区的浮栅、浮栅之间基底中的第一沟槽,和外围区栅极、栅极之间基底中的第二沟槽,及浮栅、栅极上的停止层、停止层上的硬掩模层;形成介电材料层;化学机械研磨介电材料层、硬掩模层,相邻浮栅之间的介电材料层为第一介电层,相邻栅极之间的介电材料层为第二介电层;在第二介电层上形成保护层,之后以保护层为掩模,清洗去除外围区残留的硬掩模层部分;刻蚀去除停止层,在该过程也刻蚀去除保护层;图形化第一介电层形成浅沟槽隔离结构。快闪存储器的性能较佳,且产品良率满足量产要求。 | ||
搜索关键词: | 闪存 形成 方法 | ||
【主权项】:
一种快闪存储器的形成方法,其特征在于,包括:提供基底,所述基底包括核心区和外围区;在所述基底上形成核心区多个浮栅、相邻两浮栅之间基底中的第一沟槽,和所述外围区的多个栅极、相邻两栅极之间基底中的第二沟槽,和位于所述浮栅上、栅极上的停止层、位于所述停止层上的硬掩模层,所述浮栅宽度小于栅极宽度且第一沟槽宽度小于第二沟槽宽度;形成介电材料层,所述介电材料层覆盖所述硬掩模层、填充满第一沟槽和第二沟槽,所述第一沟槽、第二沟槽中的介电材料层具有高出硬掩模层的部分;化学机械研磨所述介电材料层、硬掩模层至所述停止层停止,相邻两浮栅之间剩余的介电材料层部分作为第一介电层,相邻两栅极之间剩余的介电材料层部分作为第二介电层;在所述第二介电层上形成保护层,之后以所述保护层为掩模,清洗去除所述外围区残留的硬掩模层部分;刻蚀去除所述停止层,在该过程中,也刻蚀去除所述保护层;在刻蚀去除停止层后,图形化所述第一介电层形成浅沟槽隔离结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;,未经中芯国际集成电路制造(上海)有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310754246.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件及其制造方法
- 下一篇:存储器件及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造