[发明专利]系统级芯片及其设计方法有效
| 申请号： | 201310750121.3 | 申请日： | 2013-12-31 |
| 公开（公告）号： | CN103678250B | 公开（公告）日： | 2017-04-05 |
| 发明（设计）人： | 张华;胡红旗 | 申请（专利权）人： | 赵建东 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 北京成创同维知识产权代理有限公司11449 | 代理人： | 蔡纯 |
| 地址： | 浙江省杭州市西湖区翠苑*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种系统级芯片及其设计方法，该系统级芯片包括第一部分电路和第二部分电路，其中，所述第一部分电路包括一个或多个SOC数字部件；所述第二部分电路包括一个或多个SOC模拟部件；所述第一部分电路和第二部分电路设置在不同的版图、裸片、芯片或者可编程器件上，所述第一部分电路和第二部分电路之间通过通信接口连接。本发明能够使得SOC在工艺节点升级过程中答复降低设计成本、缩短产品上市时间、降低流片风险。 | ||
| 搜索关键词： | 系统 芯片 及其 设计 方法 | ||
【主权项】：
一种系统级芯片，其特征在于，包括第一部分电路和第二部分电路，其中，所述第一部分电路包括一个或多个SOC数字部件；所述第二部分电路包括一个或多个SOC模拟部件；所述第一部分电路和第二部分电路设置在不同的版图、裸片、芯片或者可编程器件上，所述第一部分电路和第二部分电路之间通过通信接口连接，其中，所述第一部分电路和第二部分电路共享同一外部存储器；其中，所述通信接口为SERDES接口，所述第一部分电路包括：第一SERDES接口；第一通用SERDES数据链路层，与所述第一SERDES接口连接；所述第二部分电路包括：第二SERDES接口，与所述第一SERDES接口物理连接；第二通用SERDES数据链路层，与所述第二SERDES接口连接；内存控制器及物理层，与所述第二通用SERDES数据链路层连接，所述第二部分电路经由内存总线与所述外部存储器相连；其中，所述第一部分电路通过申请所述内存总线的使用权，经由所述第一通用SERDES数据链路层、第一SERDES接口、第二SERDES接口、第二通用SERDES数据链路层、内存控制器及物理层以及内存总线访问所述外部存储器；所述第二部分电路通过申请所述内存总线的使用权，经由所述内存控制器及物理层以及内存总线访问所述外部存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赵建东，未经赵建东许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310750121.3/，转载请声明来源钻瓜专利网。
