[发明专利]一种制作嵌入式闪存栅极的方法

摘要

本发明公开了一种制作嵌入式闪存栅极的方法，根据本发明的方法采用一步刻蚀工艺以图案化嵌入式闪存的多晶硅层，并且在逻辑电路区域中仅形成一层多晶硅，该多晶硅层与现有以逻辑电路工艺技术制备的逻辑栅极的多晶硅的关键尺寸和横截面相同，单层多晶硅避免了现有嵌入式闪存工艺采用的多层多晶硅栅极导致的可靠性等问题，因此在逻辑电路区域中形成优良的器件并且具有良好的性能。同时，在逻辑电路区域上方的硬掩膜层，可以避免逻辑电路区域和闪存单元区域以及高压电路区域中的多晶硅层厚度不同的问题，以提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。

主权项

一种制作嵌入式闪存栅极的方法，包括：提供半导体衬底，所述半导体衬底具有逻辑电路区域、高压电路区域和闪存单元区域，在所述逻辑电路区域的半导体衬底上形成有第一栅极介电层，在所述高压电路区域的半导体衬底上形成有第二栅极介电层，在所述闪存单元区域的半导体衬底上形成有第三栅极介电层；在所述闪存单元区域和所述高压电路区域中的所述栅极介电层上依次形成第一栅极材料层和ONO介电层；在所述半导体衬底上形成图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述ONO介电层，以去除对应于将形成高压晶体管和闪存单元选择晶体管的区域的ONO介电层，并露出部分的所述第一栅极材料层；去除所述图案化的光刻胶层；在所述半导体衬底上依次形成第二栅极材料层和硬掩膜层；图案化所述硬掩膜层，以露出所述高压电路区域和所述闪存单元区域中的所述第二栅极材料层；图案化所述逻辑电路区域中的所述硬掩膜层、所述第二栅极材料层和所述第一栅极介电层，以及所述高压电路区域和所述闪存单元区域中的所述第二栅极材料层、所述ONO介电层、所述第一栅极材料层、所述第二栅极介电层和所述第三栅极介电层，以在所述逻辑电路区域中形成逻辑电路栅极结构，在所述高压电路区域形成高压晶体管栅极结构，在所述闪存单元区域中形成选择晶体管的栅极结构以及存储单元控制栅极结构。