[发明专利]基于列级ADC的像素分裂与合并图像传感器及数据传输方法

摘要

本发明公开了一种CMOS图像传感器及其数据传输方法，图像传感器包括由多个像素单元组成的像素阵列，控制单元以及多个列级ADC。每一像素单元包括多个像素以及读出电路，每一个像素包括光电二极管及与其相连的传输管；多个像素的光电二极管分别通过传输管连接至读出电路；传输管根据控制信号启闭以使该像素单元的多个像素的模拟信号合并输出或分别依次输出至读出电路。控制单元选定像素阵列的行以及发出该控制信号。多个列级ADC并行地读取选定行的多个像素单元的读出电路输出的模拟信号并转换为数字信号，并将多个数字信号依次串行输出。本发明的优点在于图像传感器能够在分裂、合并模式下切换，以满足不同需求，应用范围更广。

主权项

1.一种CMOS图像传感器，其特征在于，包括：由多个像素单元组成的P行、Q列的像素阵列，用于将入射光转换为模拟信号，P、Q为正整数，其中每一所述像素单元包括：多个像素，每一个所述像素包括一光电二极管及与其相连的传输管；以及读出电路，所述多个像素的光电二极管分别通过与其相连的传输管连接至所述读出电路；所述传输管根据控制信号开启或关闭，以使该像素单元的多个像素的模拟信号合并输出或分别依次输出至所述读出电路；每一所述读出电路包括悬浮节点、复位管、源跟随器和行选通管，所述源跟随器的栅极、所述复位管的源极以及各所述传输管的漏极连接于所述悬浮节点；每一所述像素单元的多个像素的传输管连接至该像素单元对应的读出电路的源跟随器栅极；控制单元，与所述像素阵列相连，用于在所述像素阵列中选定一行，以及发出所述控制信号；多个列级ADC，与所述像素阵列的各列的像素单元的读出电路的输出端一一对应相连，用于并行地读取选定行的Q个所述像素单元的读出电路所输出的模拟信号并转换为Q个数字信号，并将所述Q个数字信号依次串行输出；其中所述控制单元发出Q个第一控制信号至所述选定行的Q个像素单元，控制每一所述像素单元的多个像素的传输管全部导通，以使该像素单元的多个像素的模拟信号合并输出至对应的读出电路；所述控制单元控制每一所述像素单元的多个像素的传输管导通之前，使所述读出电路的复位管对所述悬浮节点进行电荷清空和复位；所述列级ADC在所述读出电路的复位管对所述悬浮节点进行电荷清空和复位后，对该读出电路输出的模拟信号进行第一次读取；并在所述像素单元的多个像素的传输管导通后对该读出电路输出的模拟信号进行第二次读取；所述列级ADC将两次读取结果相减并转换为数字信号。