[发明专利]基于列级ADC的像素分裂与合并图像传感器及数据传输方法

说明书

本发明公开了一种CMOS图像传感器及其数据传输方法，图像传感器包括由多个像素单元组成的像素阵列，控制单元以及多个列级ADC。每一像素单元包括多个像素以及读出电路，每一个像素包括光电二极管及与其相连的传输管；多个像素的光电二极管分别通过传输管连接至读出电路；传输管根据控制信号启闭以使该像素单元的多个像素的模拟信号合并输出或分别依次输出至读出电路。控制单元选定像素阵列的行以及发出该控制信号。多个列级ADC并行地读取选定行的多个像素单元的读出电路输出的模拟信号并转换为数字信号，并将多个数字信号依次串行输出。本发明的优点在于图像传感器能够在分裂、合并模式下切换，以满足不同需求，应用范围更广。

技术领域

本发明涉及图像传感器领域，特别涉及一种CMOS图像传感器及其数据传输方法。

背景技术

图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD和CMOS两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素尺寸。其中,CMOS图像传感器重要的性能指标之一的像素灵敏度主要由填充因子（感光面积与整个像素面积之比）与量子效率（由轰击屏幕的光子所生成的电子的数量）的乘积来决定。

传统的CMOS图像传感器采用的前感光式（FSI）技术，即前照技术。前照技术的主要特点是在硅片正面按顺序制作感光二极管、金属互联以及光管孔。其优点是：工艺简单，与CMOS工艺完全兼容；成本较低；Light pipe填充材料折射率可调；有利于提高入射光的透射率，减少串扰等。随着像素尺寸的变小，提高填充因子所来越困难，目前另一种技术是从传统的前感光式变为背部感光式（BSI），即背照技术。背照技术的主要特点是首先在硅片正面按顺序制作感光二极管、金属互联，然后对硅片背面进行减薄（通常需要减薄至20um以下），并通过对于背部感光式CMOS传感器最重要的硅通孔技术将感光二极管进行互联引出。由于互联电路置于背部，前部全部留给光电二极管，这样就实现了尽可能大的填充因子。由于成本以及对于超薄硅片的减薄工艺的限制，通常背照技术应用于小像素的图像传感器中（目前应用于智能手机的中小像素摄像头普遍采用背照技术）。

一般来说，对于一个像素单元来说，如果该像元的面积越大，则对应更加优秀的灵敏度和动态范围。在目前的单反、微单、高清监控等高端CMOS图像传感器的应用领域中，通常采用具有较大像素的前照技术来实现。另一方面，为了使图像传感器的尺寸变小，设计人员通常希望采用更加小的像素单元。因此，上述两方面的需求就形成了一对矛盾。

因此，有必要提出一种CMOS图像传感器以解决上述矛盾。

发明内容

本发明的主要目的在于克服现有技术的缺陷，提供一种基于列级ADC的像素分裂与合并的CMOS图像传感器，可根据需求控制像素单元的合并与分裂，以切换CMOS图像传感器的分辨率。

为达成上述目的，本发明提供一种CMOS图像传感器，包括多个像素单元组成的P行、Q列的像素阵列，控制单元以及多个列级ADC。像素阵列用于将入射光转换为模拟信号，P、Q为整数，其中每一所述像素单元包括：多个像素，每一个所述像素包括一光电二极管及与其相连的传输管；以及读出电路，所述多个像素的光电二极管分别通过与其相连的传输管连接至所述读出电路；所述传输管根据控制信号开启或关闭，以使该像素单元的多个像素的模拟信号合并输出或分别依次输出至所述读出电路。控制单元与所述像素阵列相连，用于在所述像素阵列中选定一行，以及发出所述控制信号。多个列级ADC与所述像素阵列的各列的像素单元的读出电路的输出端一一对应相连，用于并行地读取选定行的Q个所述像素单元的读出电路所输出的模拟信号并转换为Q个数字信号，并将所述Q个数字信号依次串行输出。

优选的，每一所述读出电路包括悬浮节点、复位管、源跟随器和行选通管，所述源跟随器的栅极、所述复位管的源极以及各所述传输管的漏极连接于所述悬浮节点；每一所述像素单元的多个像素的传输管连接至该像素单元对应的读出电路的源跟随器栅极。