[发明专利]减小负偏压温度不稳定性的CMOS器件制作方法有效
| 申请号： | 201310492053.5 | 申请日： | 2013-10-18 |
| 公开（公告）号： | CN103531542A | 公开（公告）日： | 2014-01-22 |
| 发明（设计）人： | 张冬明;刘巍 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 陆花 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种减小负偏压温度不稳定性的CMOS器件制作方法，包括：第一步骤，在衬底中进行阱注入形成P型阱以及N型阱；第二步骤，在衬底表面制作栅极氧化层；第三步骤，在栅极氧化层表面进行栅极层的淀积；第四步骤，对栅极层进行光刻以形成在P型阱上形成PMOS栅极，在N型阱上形成NMOS栅极；第五步骤，在PMOS栅极和NMOS栅极的侧边分别制作栅极侧墙一；第六步骤，进行轻掺杂注入在P型阱中形成PMOS轻掺杂源漏结构，并在N型阱中形成NMOS轻掺杂源漏结构；第七步骤，在器件表面淀积氮化硅薄膜；第八步骤，利用UV光对硅片进行照射；第九步骤，在栅极侧墙一侧边制作形成侧墙二；第十步骤，进行源漏注入形成，从而在P型阱中形成PMOS源漏极，在N型阱中形成NMOS源漏极。 | ||
| 搜索关键词： | 减小 偏压 温度 不稳定性 cmos 器件 制作方法 | ||
【主权项】：
一种减小负偏压温度不稳定性的CMOS器件制作方法，其特征在于包括：第一步骤，在衬底中进行阱注入形成P型阱以及N型阱；第二步骤，在衬底表面制作栅极氧化层；第三步骤，在栅极氧化层表面进行栅极层的淀积；第四步骤，对栅极层进行光刻以形成在P型阱上形成PMOS栅极，在N型阱上形成NMOS栅极；第五步骤，在PMOS栅极和NMOS栅极的侧边分别制作栅极侧墙一；第六步骤，进行轻掺杂注入在P型阱中形成PMOS轻掺杂源漏结构，并在N型阱中形成NMOS轻掺杂源漏结构；第七步骤，在器件表面淀积氮化硅薄膜；第八步骤，利用UV光对硅片进行照射；第九步骤，在栅极侧墙一侧边制作形成侧墙二；第十步骤，进行源漏注入形成，从而在P型阱中形成PMOS源漏极，在N型阱中形成NMOS源漏极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310492053.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种大脚距电容焊接注胶插壳组装机
- 下一篇：立体三角型油浸式变压器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
