[发明专利]基于DARC掩膜结构的栅极LELE双重图形成型方法有效
申请号: | 201310360385.8 | 申请日: | 2013-08-16 |
公开(公告)号: | CN103441066A | 公开(公告)日: | 2013-12-11 |
发明(设计)人: | 黄君;毛智彪;崇二敏;黄海;张瑜 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/311 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及微电子技术领域,尤其涉及一种基于DARC掩膜结构的栅极LELE双重图形成型方法,通过两次曝光工艺形成基于在先进图膜层之上的介质抗反射层硬质掩膜结构,以使得最终采用APF作为多晶硅蚀刻工艺的掩膜;另外,在双重图形成型工艺的第二次刻蚀工艺中,通过利用DARC硬质掩膜代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB,使得较为成熟的40nm技术节点中采用APF作为掩膜的工艺流程得到延续,在节省成本的同时,还提高了22纳米及以下技术节点工艺的成熟度和稳定度。 | ||
搜索关键词: | 基于 darc 膜结构 栅极 lele 双重 图形 成型 方法 | ||
【主权项】:
一种基于DARC掩膜结构的栅极LELE双重图形成型方法,其特征在于,包括以下步骤:于一半导体衬底的上表面依次沉积栅氧层、多晶硅层、氮化硅层、先进图膜层和介质抗反射层;刻蚀所述介质抗反射层,形成硬质掩膜结构后,所述先进图膜层的上表面均被剩余的介质抗反射层覆盖;以所述硬质掩膜结构为掩膜,刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述氮化硅层的表面,形成先进图膜掩膜;以所述先进图膜掩膜为掩膜依次刻蚀所述氮化硅层、所述多晶硅层和所述栅氧层至所述半导体衬底的上表面,形成栅极结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310360385.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造