[发明专利]改善互连工艺中半导体器件可靠性的方法有效
申请号: | 201310180680.5 | 申请日: | 2013-05-16 |
公开(公告)号: | CN104167385B | 公开(公告)日: | 2017-03-15 |
发明(设计)人: | 白凡飞;赵婧;宋兴华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/316 |
代理公司: | 上海光华专利事务所31219 | 代理人: | 李仪萍 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种改善互连工艺中半导体器件可靠性的方法,本发明分两步形成包括第一PEOX层和位于其上的第二PEOX层的顶层互联结构的介电质层,其中,形成第一PEOX层比形成第二PEOX层采用更低的能量和更低的沉积速率,从而使第一PEOX层相较于第二PEOX层具有更高的致密性和更强的压应力,又由于顶层互联结构对直接位于其下前一互联结构的超低k值金属间介电质产生金属拉应力,因此,第一PEOX层具有更强的压应力可以更好地抵消前述的金属拉应力,以降低超低k值金属间介电质因金属拉应力造成的损伤,从而降低漏电流、提高器件的击穿电压和电迁移率等方面的性能,以提高器件的电性测试和可靠性方面的性能,提高器件良率。 | ||
搜索关键词: | 改善 互连 工艺 半导体器件 可靠性 方法 | ||
【主权项】:
一种改善互连工艺中半导体器件可靠性的方法,其特征在于,所述方法在对顶层互联结构的介电质层进行图形化以形成用于填充金属的沟槽之前至少包括:1)在形成有贯穿超低k值金属间介电质的互连线的前一互联结构上制备一顶层停止层,其中,顶层互联结构预制备于所述前一互联结构上;2)采用第一能量和第一沉积速率,在所述顶层停止层上沉积具有第一厚度的第一PEOX层;3)采用第二能量和第二沉积速率,在所述第一PEOX层上沉积具有第二厚度的第二PEOX层,形成包括第一PEOX层和第二PEOX层的顶层互联结构的介电质层,其中,第一厚度小于第二厚度,第一能量小于第二能量,第一沉积速率小于第二沉积速率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310180680.5/,转载请声明来源钻瓜专利网。
- 上一篇:带有玻璃基板的半导体器件及其制造方法
- 下一篇:纺织品杆装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造