[发明专利]具有大高宽比FIN结构的三维半导体器件及其形成方法有效
| 申请号： | 201310169692.8 | 申请日： | 2013-05-09 |
| 公开（公告）号： | CN103258724A | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 梁仁荣;王敬;许军 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/423;H01L29/78 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人： | 张大威 |
| 地址： | 100084 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种具有大高宽比FIN结构的三维半导体器件及其形成方法，该方法包括以下步骤：提供衬底，在衬底上形成绝缘层；在绝缘层上形成图形化的介质层；在绝缘层和图形化的介质层之上利用侧墙工艺形成FIN结构；沉积介质层材料以填充空隙，随后进行平坦化处理；在平坦化后的介质层和FIN结构之上开栅结构窗口,栅结构窗口深至绝缘层；在栅结构窗口位置之上形成栅结构。本发明的方法具有与常规CMOS工艺兼容、质量稳定的优点，用该方法得到的三维半导体器件中的FIN结构具有大的高宽比，具有良好的半导体器件性能。 | ||
| 搜索关键词： | 具有 大高宽 fin 结构 三维 半导体器件 及其 形成 方法 | ||
【主权项】：
具有大高宽比FIN结构的三维半导体器件的形成方法，其特征在于，包括以下步骤：S1.提供衬底，在所述衬底上形成绝缘层；S2.在所述绝缘层上形成图形化的介质层；S3.在所述绝缘层和所述图形化的介质层之上利用侧墙工艺形成FIN结构；S4.沉积介质层材料以填充空隙，随后进行平坦化处理；S5.在平坦化后的所述介质层和所述FIN结构之上开栅结构窗口,所述栅结构窗口深至所述绝缘层；S6.在所述栅结构窗口位置之上形成栅结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310169692.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
