[发明专利]基于LDPC-BCH网格的低码率编码方法

摘要

本发明涉及基于LDPC-BCH网格的低码率编码方法，属于通信信道编码技术领域，方法包括：采用非系统BCH码约束替换常规LDPC网格中的奇偶校验码约束来扩展校验序列；对所得LDPC-BCH码进行LDPC信息比特删除、校验比特删除或者BCH传送比特删除等方法，实现可变码长、可变码率的低码率LDPC-BCH编码。本发明所提出的编码方法具有接近香农理论限的优异性能，且可以用较低的复杂度实现，具有很强的应用前景。

主权项

1.一种基于LDPC-BCH网格的低码率编码方法，其特征在于，采用BCH码约束替换常规LDPC网格中的奇偶校验码约束来扩展校验序列，该方法包括以下步骤；1）进行LDPC编码：设LDPC的校验矩阵H_L为M_L×N_L维，输入一个长度为K_L=N_L-M_L的信息序列a_L=[a(0),a(1),…,a(K_L-1)]，进行LDPC编码后得到一个长度为N_L的LDPC码字c_L=[p_L,a_L]，其中p_L=[p(0),p(1),…,p(M_L-1)]为生成的LDPC码校验序列；2）利用步骤1）得到的LDPC码字c_L进行BCH编码，具体包括：（1）设LDPC码的双向Tanner图中第y个校验节点为i_y阶(y=0,1,…,M_L-1)，初始条件下，设置y=0；（2）若i_y≥5，将第y个校验节点替换为i_y阶的BCH校验节点，否则转入步骤（13）；（3）令连接到第y个BCH校验节点的前i_y-1个LDPC变量节点所对应的比特组成进行BCH编码的信息序列u_B,y=[u(0),u(1),…,u(i_y-2)]；（4）选择一个信息序列长度为i_y-1比特的BCH码，对应的码长为n_y，将该码的生成矩阵表示为系统结构：（5）选择中的最大列重w_y所在列为t_y，若w_y=i_y-1，转入步骤（6）或步骤（8）；若w_y<i_y-1，转入步骤（9）；（6）利用系统结构对信息序列u_B,y进行系统BCH编码，生成系统BCH序列vB,ysys=uB,y·GB,ysys]]>（7）在提取出的的前n_y-i_y+1比特里删除中的最大列重w_y所在列t_y所生成的校验比特得到删除BCH序列v_punc,y(y=0,1,…，M_L-1)，转入步骤（13）；（8）选择信息序列u_B,y中进行非系统BCH编码处理的比特u_B,y(l)(0≤l≤i_y-2)，构造一个k=i_y-1维的单位阵E，将其中的第l行(0≤l≤i_y-2)置换为全1的行向量，转入步骤（10）；（9）找出系统结构中第t_y列所有零元素的行位置l₀,l₁,…,构造一个k=i_y-1维的单位阵E，将其中的l₀,l₁,…,行置换为全1的行向量；（10）利用系统结构生成非系统BCH码的生成矩阵：GB,yNS=E·GB,ysys]]>（11）利用步骤（10）生成的非系统BCH码的生成矩阵对信息序列u_B,y进行非系统BCH编码，生成非系统BCH序列vB,yNS=uB,y·GB,yNS]]>（12）删除非系统BCH序列vB,yNS]]>中的vB,yNS(ny-iy+1+l0),]]>vB,yNS(ny-iy+1+l1),···,]]>vB,yNS(ny-iy+1+liy-wy-2)]]>和vB,yNS(ty)]]>（或vB,yNS(ny-iy+1+l)]]>和vB,yNS(ty)]]>），得到删除BCH序列v_punc,y；（13）若y=M_L-1，则完成BCH编码，转步骤3）；否则令y=y+1，转入步骤（2）；3）将步骤1）得到的LDPC码字c_L和步骤2）得到的M_L个删除BCH序列v_punc，y(y=0,1,…，M_L-1)组合，得到LDPC-BCH码字c=[cL,vpunc,0,vpunc,1,···,vpunc,ML-1].]]>