[发明专利]基于LDPC-BCH网格的低码率编码方法

说明书

技术领域

本发明属于通信信道编码技术领域，特别涉及用于一种基于LDPC-BCH网格的低码率，实现复杂度较低且码长码率可变的编码设计方法，是一种用于纠正信道差错数据的高效编码方法。

背景技术

数字通信系统中，信息比特在传输或者存储过程中常常会因为随机噪声或者其它干扰的影响而导致差错的发生。信道编译码技术是有效消除数据传输和存储差错、保证通信系统数据可靠性的关键技术。低码率编码可应用于极低信噪比通信，在山区通信，密林通信等复杂电磁环境中具有重大需求，是信道编码技术研究和应用中的热点和难点。

在现有的信道编码技术中，低密度奇偶校验码（Low-Density Parity-Check code,以下简称LDPC码）具有最为强大的纠错能力，是目前已知最接近香农限（信道容量）的编码方法，具有很强的应用前景。但是，作为一种新技术，LDPC码的编码方法设计仍然存在诸多的问题。LDPC码是一种随机分组码，在高码率下性能优异，技术优势明显。但是，在低码率条件下LDPC码的编码方法设计存在巨大的技术挑战——不仅满足LDPC码构造约束的高性能LDPC码字极为稀少，同时高性能的低码率LDPC码的编码矩阵往往异常复杂，编码运算复杂度非常高，对于实际工程应用造成了巨大的困难。开发低码率高性能且低实现复杂度的编码技术，对于解决复杂电磁环境中的通信问题，具有非常重要的意义。

LDPC码采用超稀疏随机矩阵作为校验矩阵，其矩阵结构的约束可用一个双向Tanner网格图来描述。如图1所示，校验矩阵H_L中每行i个非零元素1对应的i个码元构成一个码长为i比特，信息序列长度为i-1比特的奇偶校验码约束，对应Tanner图中的一个i阶校验节点（图中用小方框表示）；矩阵H_L每列j个非零元素1表征该码元被校验节点重复使用j次，形成一个码长为j+1比特，信息序列长度为1比特的重复码约束，对应Tanner图中的一个j阶的变量节点（图中用小圆圈表示）。此外，校验矩阵中位置为(x,y)的非零元素在Tanner图中的约束表征为连结矩阵第x行对应的校验节点和第y列对应的变量节点的连结线。

将LDPC网格中的奇偶校验码约束替换成其他短子码约束，从而增加校验序列的方法，称为广义LDPC编码，该方法可以有效地实现低码率扩展。同时，若采用的短子码性能优于奇偶校验码，则生成的码字具有潜在的性能优势，如更快的收敛速度和更低的误码平底等。但是，性能优异的广义LDPC编码仍面临很多设计难题，如替代短子码的选择以及短子码与LDPC码的网格对应等。

发明内容

本发明为克服已有技术的不足之处，提出一种基于LDPC-BCH网格的低码率编码方法，本方法针对低码率下高性能、低实现复杂度的广义LDPC编码方法进行了优化设计，得到了一种性能优越、同时编码复杂度低的低码率LDPC-BCH编码结构及编码方法。

本发明提出的一种基于LDPC-BCH网格的低码率编码方法，其特征在于，采用BCH码约束替换常规LDPC网格中的奇偶校验码约束来扩展校验序列，该方法包括以下步骤：

1）进行LDPC编码：

设LDPC的校验矩阵H_L为M_L×N_L维，输入一个长度为K_L=N_L-M_L的信息序列a_L=[a(0),a(1),…,a(K_L-1)]，进行LDPC编码后得到一个长度为N_L的LDPC码字c_L=[p_L,a_L]，其中p_L=[p(0),p(1),…,p(M_L-1)]为生成的LDPC码校验序列；

2）利用步骤1）得到的LDPC码字c_L进行BCH编码，具体包括：

（1）设LDPC码的双向Tanner图中第y个校验节点为i_y阶(y=0,1,…,M_L-1)，初始条件下，设置y=0；

（2）若i_y≥5，将第y个校验节点替换为i_y阶的BCH校验节点，否则转入步骤（13）；