[发明专利]用于低功率应用的MCML保留触发器/锁存器

摘要

本发明涉及用于低功率应用的MCML保留触发器/锁存器以及降低MCML逻辑电路器件的动态/静态功耗的器件和方法。为了在断电模式期间保留寄存器内容，公开了MCML保留锁存器和触发器。MCML架构中的保留锁存器电路用于在断电模式期间保留关键寄存器内容，其中包括时钟树路径上的时钟缓冲器的组合逻辑被断电以降低动态/静态功耗。MCML保留触发器包括主锁存器和从锁存器，电源开关加至主锁存器以在断电模式期间使主锁存器断电。从锁存器包括下拉电路，其在断电模式期间保持有效以使从锁存器以适当的电压电平保留数据。还公开了其他器件和方法。

主权项

一种保留触发器，其特征在于，包括：主锁存器，被配置为接收所述保留触发器的输入数据；从锁存器，被配置为接收所述主锁存器的中间输出数据；以及电源开关，连接至所述主锁存器和所述从锁存器中的一个，并且被配置为在所述保留触发器的断电模式期间响应断电信号禁止电流从恒流源流出，从而使所述主锁存器和所述从锁存器中的所述一个不产生功耗；其中，所述主锁存器和所述从锁存器分别被配置为根据输入至所述保留触发器的差分时钟信号的边沿接收或传输数据，所述差分时钟信号包括相互反相的第一时钟信号和第二时钟信号，其中，所述保留触发器还包括连接至所述从锁存器和所述主锁存器中的另一个并且被配置为接收所述断电信号的下拉电路，在断电模式期间，所述断电信号引导所述下拉电路将所述差分时钟信号中的所述第一时钟信号或所述第二时钟信号从所述从锁存器和所述主锁存器中的所述另一个转移至地。