[发明专利]铜蚀刻集成方法

摘要

本发明涉及一种制造互连结构的方法，其中在半导体衬底上方形成牺牲层，然后通过蚀刻牺牲层以形成第一部件。图案化和蚀刻金属层以形成第二部件，然后沉积低k介电材料。该方法允许形成互连结构而不遭遇由多孔低k介电损伤引起的各种问题。

主权项

一种用于形成互连结构的方法，包括：在具有导电区的半导体衬底上方沉积牺牲层，并且所述牺牲层覆盖所述导电区；在所述牺牲层上方沉积硬掩模层；图案化所述硬掩模层并且蚀刻穿过所述硬掩模层和所述牺牲层，以形成被所述牺牲层中的开口限定的第一部件；在所述第一部件上方沉积金属层并且填充所述开口，以在所述开口中形成金属体，所述金属体由所述金属层的下部限定；图案化和蚀刻所述金属层的上部以形成第二部件，所述第二部件在所述金属层的上部中具有第一凹槽并且由从所述金属体延伸的垂直凸起限定；去除所述牺牲层以露出所述金属体的相对侧壁并且在所述相对侧壁周围形成第二凹槽；在所述垂直凸起的上表面上方沉积低k介电材料并且填充所述第一凹槽和所述第二凹槽；以及去除过量的介电层并且露出所述垂直凸起的上表面。