[发明专利]防止沟槽式功率MOS晶体管体效应的工艺制备方法有效
申请号: | 201310033952.9 | 申请日: | 2013-01-29 |
公开(公告)号: | CN103117225B | 公开(公告)日: | 2017-01-25 |
发明(设计)人: | 黄晓橹;刘伯昌;蒋正洋;陈逸清 | 申请(专利权)人: | 中航(重庆)微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 上海申新律师事务所31272 | 代理人: | 竺路玲 |
地址: | 401332 重庆市*** | 国省代码: | 重庆;85 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种半导体器件的制备方法,更确切的说,本发明旨在提供一种防止沟槽式功率MOS晶体管体效应的工艺制备方法。主要是增加一道接触孔掺杂工艺,以保证接触孔下方一定范围内和体区掺杂同型。即当发生工艺偏差导致接触孔没有穿透源区时,由于接触增进区的存在,使得接触孔下方未穿透的源区薄层反型为和体区同型的掺杂类型,从而有效解决沟槽式功率MOS晶体管工艺制备中的体效应导致的失效。 | ||
搜索关键词: | 防止 沟槽 功率 mos 晶体管 效应 工艺 制备 方法 | ||
【主权项】:
一种防止沟槽式功率MOS晶体管体效应的工艺制备方法,其特征在于,包括以下步骤:a、提供一半导体衬底,包含一底部衬底和在其上生长的一外延层,并在外延层的顶部形成体区,以及在体区和外延层中形成沟槽和在沟槽内形成栅极;b、在体区的顶部且围绕着沟槽形成源极区;c、在半导体衬底之上形成一介电层,该介电层同时将所述栅极予以覆盖;d、在所述介电层、半导体衬底中进行刻蚀,形成贯穿该介电层并延伸至半导体衬底内的接触孔,所述刻蚀终止于源极区中,使所述接触孔的底部位于源极区内;e、利用接触孔实施掺杂物植入,形成围绕在接触孔底部的具有第一深度的一接触区;f、利用接触孔实施掺杂物植入,形成具有第二深度的一接触增进区,所述接触区位于源极区内,所述接触增进区位于所述源极区和体区之间,其一部分位于源极区内并保持与所述接触区联接或者部分重叠,另一部分位于体区内;其中第二深度大于第一深度并且接触增进区与接触区邻接或者部分重叠,且所述接触增进区至少一部分位于所述体区中;g、在接触孔的底部和侧壁以及介电层上覆盖一金属阻挡层,并在接触孔内填充金属材料形成一金属插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中航(重庆)微电子有限公司,未经中航(重庆)微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310033952.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造