[实用新型]有源区沟槽分散式排列的半导体元件结构

摘要

本实用新型公开了一种有源区沟槽分散式排列的半导体元件结构，其包含一半导体基板、一外延层及一有源区介电层。半导体基板以一第一掺杂浓度掺杂有一第一型半导体杂质，外延层形成于半导体基板上，以一第二掺杂浓度掺杂有第一型半导体杂质，并且开设有多个有源区沟槽，所述多个有源区沟槽分散地排列于外延层，有源区介电层覆设于所述多个有源区沟槽的底部及侧壁。其中，所述多个有源区沟槽于外延层的表面上的形状为一四边形，且第一掺杂浓度大于第二掺杂浓度。本实用新型可达到使用较低的顺向偏压即可获得相同电流输出的功效。

主权项

一种有源区沟槽分散式排列的半导体元件结构，包含： 一半导体基板，以一第一掺杂浓度掺杂有一第一型半导体杂质； 一外延层，形成于该半导体基板上，以一第二掺杂浓度掺杂有该第一型半导体杂质，并且开设有多个有源区沟槽，所述多个有源区沟槽分散地排列于该外延层；以及 一有源区介电层，覆设于所述多个有源区沟槽的底部及侧壁； 其中，所述多个有源区沟槽于该外延层的表面上的形状为一四边形，且该第一掺杂浓度大于该第二掺杂浓度。