[发明专利]星载可重构协处理单元有效
| 申请号： | 201210589982.3 | 申请日： | 2012-12-31 |
| 公开（公告）号： | CN103020011A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 张迎春;束磊;刘源;李兵;罗红吉;潘小彤;黄瀚 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 哈尔滨市松花江专利商标事务所 23109 | 代理人： | 牟永林 |
| 地址： | 150001 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 星载可重构协处理单元，属于航天领域。它为了解决现有微处理器系统功能技术存在系统性能低、升级能力差且发生故障很难恢复的问题。它的监测电路数据输出端与状态控制电路数据输入端连接，监测电路数据输出端与状态控制电路数据输入端连接，状态控制电路数据输出端与反熔丝FPGA芯片数据控制输入端连接，反熔丝FPGA芯片数据配置输出端与SelectMap配置端口数据配置输入端连接，反熔丝FPGA芯片数据存储端与NOR型FLASH内存数据存储端连接，FLASH接口单元数据端和SpaceWire编解码IP核数据端同时接处理器本地总线，FLASH接口单元数据存储端与NOR型FLASH内存数据存储端连接。 | ||
| 搜索关键词： | 星载可重构协 处理 单元 | ||
【主权项】：
星载可重构协处理单元，其特征在于：它包括FPGA模块（1）、第一NOR型FLASH内存（2）、反熔丝FPGA芯片（3）、第二NOR型FLASH内存（4）、第二代双倍数据率同步动态随机存取存储器（5）、本地存储总线和处理器本地总线，FPGA模块（1）包括Power PC微处理器（1‑1）、接口单元（1‑2）、速率阻尼算法区（1‑3）、对日定向算法区（1‑4）、对地定向算法区（1‑5）、N个双端口随机存储器、FLASH接口单元（1‑9）、SpaceWire编解码IP核（1‑10）、SelectMap配置端口（1‑11）、状态控制电路（1‑12）和监测电路（1‑13），其中，N大于等于3，监测电路（1‑13）共有N个数据输入端和一个数据输出端，反熔丝FPGA芯片（3）共有一个数据控制输入端、一个数据配置输出端和一个数据存储端，所述的Power PC微处理器（1‑1）、接口单元（1‑2）和N个双端口随机存储器均与本地存储总线连接，接口单元（1‑2）的数据存储端与第二代双倍数据率同步动态随机存取存储器（5）的数据存储端连接，第一双端口随机存储器（1‑6）的数据运算端与速率阻尼算法区（1‑3）的数据端连接，第一双端口随机存储器（1‑6）的状态信号输出端、第二双端口随机存储器（1‑7）的状态信号输出端、……、第N双端口随机存储器（1‑8）的状态信号输出端分别与监测电路（1‑13）的第一存储器状态输入端、第二存储器状态输入端、……、第N存储器状态输入端连接；第二双端口随机存储器（1‑7）的数据运算端与对日定向算法区（1‑4）的数据端连接，第N双端口随机存储器（1‑8）的数据运算端与对地定向算法区（1‑5）的数据端连接，监测电路（1‑13）的数据输出端与状态控制电路（1‑12）的数据输入端连接，状态控制电路（1‑12）的数据输出端与反熔丝FPGA芯片（3）数据控制输入端连接，反熔丝FPGA芯片（3）的数据配置输出端与SelectMap配置端口（1‑11）的数据配置输入端连接，反熔丝FPGA芯片（3）的数据存储端与第二NOR型FLASH内存（4）的数据存储端连接，FLASH接口单元（1‑9）的数据端和SpaceWire编解码IP核（1‑10）的数据端同时接处理器本地总线，FLASH接口单元（1‑9）的数据存储端与第一NOR型FLASH内存（2）的数据存储端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学，未经哈尔滨工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210589982.3/，转载请声明来源钻瓜专利网。
- 上一篇：基于GPU的构建BVH树并行光线追踪方法
- 下一篇：超小型电磁感应加热水装置
