[发明专利]星载可重构协处理单元

说明书

技术领域

本发明属于航天数据处理技术领域，具体涉及星载可重构协处理单元。

背景技术

随着航天任务日益复杂化、多样化，对星载计算机的功能设计和处理能力提出了更高的要求。传统星载计算机多采用通用微处理器或针对特定需求的ASIC的方法设计,通用微处理器系统功能由软件实现,这种设计方法具有较强灵活性，但系统性能低；而ASIC设计方法虽然系统性能较高，但升级能力差,而且一旦发生故障很难恢复。综上所述现有的微处理器系统功能技术存在系统性能低、升级能力差且一旦发生故障很难恢复的问题。

发明内容

本发明为了解决现有的微处理器系统功能技术存在系统性能低、升级能力差且一旦发生故障很难恢复的问题，从而提出了星载可重构协处理单元。

星载可重构协处理单元，它包括FPGA模块、第一NOR型FLASH内存、反熔丝FPGA芯片、第二NOR型FLASH内存、第二代双倍数据率同步动态随机存取存储器（简称DDR2SDRAM，全称Double-Data-Rate Two Synchronous Dynamic Random AccessMemory）、本地存储总线（简称LMB总线，全称Local Memory Bus）总线和处理器本地总线（简称PLB总线，Processor Local Bus总线），FPGA模块（全称现场可编程门阵列模块，Field－Programmable Gate Array）包括Power PC微处理器、接口单元、速率阻尼算法区、对日定向算法区、对日定向算法区、N个双端口随机存储器、FLASH接口单元、SpaceWire编解码IP核、SelectMap配置端口、状态控制电路和监测电路，Power PC微处理器为是一种RISC架构的CPU，其基本的设计源自IBM的POWER（全称PerformanceOptimized With Enhanced RISC）架构。

其中，N大于等于3，

监测电路共有N个数据输入端和一个数据输出端，

反熔丝FPGA芯片共有一个数据控制输入端、一个数据配置输出端和一个数据存储端，

所述的Power PC微处理器、接口单元和N个双端口随机存储器均与本地存储总线连接，

接口单元的数据存储端与第二代双倍数据率同步动态随机存取存储器的数据存储端连接，

第一双端口随机存储器的数据运算端与速率阻尼算法区的数据端连接，

第一双端口随机存储器的状态信号输出端、第二双端口随机存储器的状态信号输出端、……、第N双端口随机存储器的状态信号输出端分别与监测电路的第一存储器状态输入端、第二存储器状态输入端、……、第N存储器状态输入端连接；

第二双端口随机存储器的数据运算端与对日定向算法区的数据端连接，

第N双端口随机存储器的数据运算端与对地定向算法区的数据端连接，

监测电路的数据输出端与状态控制电路的数据输入端连接，

监测电路的数据输出端与状态控制电路的数据输入端连接，

状态控制电路的数据输出端与反熔丝FPGA芯片数据控制输入端连接，

反熔丝FPGA芯片的数据配置输出端与SelectMap配置端口的数据配置输入端连接，

反熔丝FPGA芯片的数据存储端与第二NOR型FLASH内存的数据存储端连接，FLASH接口单元的数据端和SpaceWire编解码IP核的数据端同时接处理器本地总线，

FLASH接口单元的数据存储端与第一NOR型FLASH内存的数据存储端连接。

本发明通过主处理器向其传输任务信息，经过一定处理将该任务信息转换成FPGA配置文件下载到协处理器，完成相应的计算工作，这样可以在保证系统灵活升级与故障处理能力前提下，使系统获得较高性能。达到了提高星载处理的性能、工作效率和安全性能的目的。

附图说明

图1为本发明所述的星载可重构协处理单元的结构示意图。

具体实施方式