[发明专利]一种使用FPGA实现SV数据32位寻址访问的方法

摘要

本发明提出了一种使用FPGA实现SV数据32位寻址访问的方法，应用于智能变电站中的设备处理数字化采样数据。包括以下步骤：FPGA接收基于IEEE802.3标准的SV数据裸包，分析以太网帧数据结构，根据SV数据的以太网帧特点，将网络字节序的SV数据利用ASN.1编码规则的特征进行数据重组，转化为纯32位寻址的处理器可以直接访问的数据，大大提高SV解码处理效率的。本发明解决了纯32位寻址的处理器，通过软件进行拆分和重新整合方法处理网络字节序的SV数据方法引起的效率大幅下降问题，能提升解码效率5-10倍。

主权项

一种使用可编程逻辑阵列FPGA实现采样值SV数据32位寻址访问的方法，该方法使用FPGA将接收到IEC61850‑9‑2协议SV数据转化为纯32位寻址处理器可直接读取的数据；其特征在于，所述方法包括以下步骤：（1）采用一个可编程逻辑阵列FPGA接收以太网数据；（2）所述FPGA将接收到的以太网数据通过以太网报文类型码进行筛选，报文类型码为0x88BA的数据是SV数据，对于报文类型码为0x88BA的SV数据通过以下步骤进一步处理；（3）将SV数据中的以太网帧头内容按单元分配32位对齐的存储单元，进行数据拷贝，不足32位部分用0补齐，然后存储在内存中，其中，介质访问控制数据占3个32位单元，其它数据各占1个32位单元，所述以太网帧头内容包括以下数据：介质访问控制数据MAC、优先级和标记Priority & tagged、报文类型码Ethertype、应用标识APPID、长度Length、保留字Reserved；（4）将SV数据中的应用协议数据单元APDU进行32位对齐重组，其处理方法为：根据IEC61850‑9‑2协议，SV数据中的应用协议数据单元APDU由多个按照抽象语法记法1、即ASN.1编码规则的数据单元组合而成，将每个按照ASN.1编码规则的数据单元的标记Tag和长度Length组成一个32位数据并且分配一个32位对齐单元存储，数据值Value从下一个32位单元开始存储；如果数据值Value中又嵌套了按照ASN.1编码规则的数据单元，则重新根据上述规则进行处理；（5）所述FPGA将根据步骤（3）和（4）重组后的SV数据传输给数据处理器DSP，由DSP进行数据读取，其中重组后的SV数据均按照32位对齐进行了存储。