[发明专利]一种CCSDS中多码率RS码的并行编码器和编码方法无效

专利信息
申请号: 201210374781.1 申请日: 2012-09-27
公开(公告)号: CN102843153A 公开(公告)日: 2012-12-26
发明(设计)人: 张鹏;蔡超时;陈晋伦 申请(专利权)人: 苏州威士达信息科技有限公司
主分类号: H03M13/15 分类号: H03M13/15
代理公司: 暂无信息 代理人: 暂无信息
地址: 215163 江苏省苏州市高*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种解决CCSDS系统中两种不同码率RS码并行编码的方案,其特征在于,所述系统的多码率RS码的并行编码器主要由移位寄存器、8位二输入异或门、求和阵列和乘积选择器四部分组成。所有有限域乘法器共享求和阵列中的127个多输入异或门。每个乘积选择器从中选取8个多输入异或门的输出组成一个有限域乘法器的结果,所有乘积选择器同时完成32个有限域乘法的并行运算。该单一编码器兼容两种码率,控制逻辑简单,能在保持编码速度不变的前提下,极大降低资源需求,具有成本低、功耗小等特点。
搜索关键词: 一种 ccsds 中多码率 rs 并行 编码器 编码 方法
【主权项】:
一种适合于CCSDS标准采用的2种不同码率RS码的并行编码器,对于2种码率,RS码长均为n=255字节,信息数据长度k分别是223、239字节,校验数据长度r分别是32、16字节,其特征在于,所述并行编码器基于多输入异或门复用机制,主要包括以下部件:移位寄存器,由32个8位寄存器R0,R1,...,R31级联而成;8位二输入异或门,位于寄存器之间,共31个;求和阵列,对被乘数向量b中的8个元素进行求和;乘积选择器Sl,同时完成32个有限域GF(28)并行乘法,其输入端数目和工作方式与乘数常数ck,l密切相关,其中,0≤l≤31,k=223或239。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州威士达信息科技有限公司,未经苏州威士达信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210374781.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top