[发明专利]形成全包围栅极器件纳米线的方法有效
| 申请号： | 201210304030.2 | 申请日： | 2012-08-23 |
| 公开（公告）号： | CN103632923A | 公开（公告）日： | 2014-03-12 |
| 发明（设计）人： | 宋化龙 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 发明提出一种形成全包围栅极器件纳米线的方法，先刻蚀形成排布密度较低间距较大的沟道，再通过异质外延方式在沟道的两侧壁暴露出的半导体层生长外延线，然后移除硬掩膜层、半导体层和氧化物，最终形成相对于基底层悬空的排布密度较高纳米线；因而，本发明所述的形成纳米线的方法，有效降低了对光刻工艺的要求，提高了刻蚀能力。 | ||
| 搜索关键词： | 形成 包围 栅极 器件 纳米 方法 | ||
【主权项】：
一种形成全包围栅极器件纳米线的方法，其特征在于，包括步骤：提供半导体衬底，所述半导体衬底包括基底层以及立于基底层上的绝缘层以及绝缘层上的半导体层；在所述半导体层上形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述半导体层，停止在所述绝缘层，形成多个预定义宽度的沟道；在所述沟道暴露出的半导体层侧壁上生长外延线；移除所述硬掩膜层、半导体层以及所述绝缘层，使所述外延线悬空于所述基底层上方；退火处理以形成悬空于所述基底层上方的纳米线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210304030.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
