[发明专利]形成全包围栅极器件纳米线的方法

说明书

技术领域

本发明涉及半导体制造领域，且特别涉及一种全包围栅极器件中纳米线形成的方法。

背景技术

随着集成电路行业的不断发展，集成芯片的关键尺寸也遵照摩尔定律不断缩小，对于集成芯片的器件结构的要求也越来越高。在先进的集成芯片中，传统的平面结构的器件已经难以满足电路设计的要求。因此非平面结构的器件也应运而生，包括绝缘体上硅，双栅、多栅、纳米线场效应管以及最新的三维栅极。

具有全包围栅极（Gate-all-around）结构的半导体器件拥有有效地限制短沟道效应（Short channel effect）的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。除此之外，漏场的影响也被移除，所以器件的短沟道效应被有效限制。由于构成器件沟道的硅膜与底部衬底之间最终需要悬空，因此全包围栅极器件的制造工艺也较为复杂。

请参考图1至图5，现有技术中形成全包围栅极器件纳米线的方法，一般包括以下步骤：

如图2所示，首先执行步骤S101：提供半导体衬底，包括基底层1以及立于基底层上氧化层2和半导体层3；

如图2所示，然后执行步骤S102：在半导体层3上依次形成一层硬掩膜层4和图案化的光刻胶层5；

如图3所示，然后执行步骤S103：以图案化的光刻胶层为掩膜，以氧化层2为蚀刻停止层进行干法刻蚀，并去除图案化的光刻胶层以及刻蚀后残余的硬掩膜层，刻蚀剩余的半导体层3’和氧化层2’形成了多个沟道；

如图4所示，然后执行步骤S104：移除剩余的氧化层，使得剩余的半导体层3’悬空于基底层1上方；

如图5所示，然后执行步骤S105：热退火处理使剩余的半导体层3’转变为纳米线。

上述的全包围栅极器件纳米线形成工艺中，因为要形成较大排布密度的纳米线，纳米线彼此之间的间距会很小，从而工艺上对光刻曝光图案以及干法刻蚀能力的要求非常高，不易实现。

发明内容

本发明的目的在于提供一种形成全包围栅极器件纳米线的方法，能够降低全包围栅极器件纳米线的制造工艺中对光刻曝光图案以及刻蚀能力的要求，便于刻蚀的实现，简化工艺复杂度。

为了实现上述目的，本发明提出一种形成全包围栅极器件纳米线的方法，包括步骤：

提供半导体衬底，所述半导体衬底包括基底层以及立于基底层上的绝缘层以及绝缘层上的半导体层；

在所述半导体层上形成硬掩膜层；

以所述硬掩膜层为掩膜，刻蚀所述半导体层，停止在所述绝缘层，形成多个预定义宽度的沟道；

在所述沟道暴露出的半导体层侧壁上生长外延线；

移除所述硬掩膜层、半导体层以及所述绝缘层，使所述外延线悬空于所述基底层上方；

退火处理以形成悬空于所述基底层上方的纳米线。

进一步地，所述半导体层为硅层或硅锗层。

进一步地，所述绝缘层为氧化硅。

进一步地，所述硬掩膜层的材质为氮化硅或氧化硅。

进一步地，所述沟道的预定义宽度为5nm至50nm。

进一步地，所述外延线的材质为硅或者硅锗。

进一步地，所述半导体层和外延层为异质材料。

进一步地，所述退火处理的气体为氢气和/或氩气。

进一步地，所述纳米线的直径范围包括2nm至20nm。

本发明还提供一种全包围栅极结构器件，使用上述形成全包围栅极器件纳米线的方法，将所述纳米线作为器件的沟道。

与现有技术先比，本发明所述的一种形成全包围栅极器件纳米线的方法的有益效果主要表现在：刻蚀出间距较大的沟道，有效降低了对光刻工艺的要求，提高了刻蚀能力。

附图说明

图1为现有技术的形成全包围栅极器件纳米线的方法步骤图；

图2至图5为图1所示的形成全包围栅极器件纳米线的方法过程的器件结构剖面示意图；

图6为本发明的形成全包围栅极器件纳米线的方法步骤图；

图7至图11为图6所示的形成全包围栅极器件纳米线的方法过程的器件结构剖面示意图。

具体实施方式

作为示例，本发明的器件是基于绝缘体上硅或者绝缘体上硅锗为衬底的晶片，但并不局限于此。

下面结合附图对发明作进一步的描述。

请参考图6，图6是本发明的形成全包围栅极器件纳米线的方法步骤图，包括步骤如下：