[发明专利]制造半导体器件的方法有效
| 申请号： | 201210236040.7 | 申请日： | 2012-07-05 |
| 公开（公告）号： | CN102867739A | 公开（公告）日： | 2013-01-09 |
| 发明（设计）人： | 长谷川和彦 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L21/26 | 分类号： | H01L21/26;H01L21/762 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;边海梅 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种制造半导体器件的方法。本发明为了以改进的产率提供具有改进的可靠性的半导体器件。在半导体衬底的主表面上形成为氧化物膜的绝缘膜之后，在绝缘膜上形成氮化硅膜。继而，通过等离子体干法蚀刻形成元件隔离沟槽，通过使用HDP-CVD形成由氧化硅制成的绝缘膜以便填充沟槽，并且通过CMP移除沟槽外的绝缘膜，同时留下沟槽中的绝缘膜。继而，移除氮化硅膜，之后通过湿法蚀刻移除绝缘膜以露出半导体衬底。此时，湿法蚀刻绝缘膜，同时向半导体衬底的主表面施加140勒克斯或更高的光。 | ||
| 搜索关键词： | 制造 半导体器件 方法 | ||
【主权项】：
一种制造半导体器件的方法，包括以下步骤：(a)制备半导体衬底；(b)在所述半导体衬底的主表面之上形成第一绝缘膜；(c)通过等离子体干法蚀刻所述第一绝缘膜和所述半导体衬底在所述第一绝缘膜和所述半导体衬底中形成元件隔离沟槽；(d)在所述半导体衬底的所述主表面之上形成第二绝缘膜以便填充所述沟槽；(e)通过CMP移除所述沟槽外的所述第二绝缘膜，同时留下所述沟槽中的所述第二绝缘膜；以及(f)通过湿法蚀刻移除所述第一绝缘膜以露出所述半导体衬底，其中在所述步骤(f)中，湿法蚀刻所述第一绝缘膜，同时向所述半导体衬底的所述主表面的至少一部分施加140勒克斯或更高的光。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210236040.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
