[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

于2011年7月5日提交的日本专利申请No.2011-148802的公开内容(包括说明书、附图和摘要)在此通过引用整体并入本文。

技术领域

本申请涉及制造半导体器件的方法，具体而言，涉及当应用至包括形成元件隔离区的步骤的制造半导体器件的方法时有效的技术。

背景技术

通过在半导体衬底中制作沟槽并且继而使用绝缘膜填充这些沟槽来形成元件隔离区。通过在由这些元件隔离区限定的有源区中形成各种半导体元件来制造半导体器件。有源区可以通过这些元件隔离区彼此电绝缘。

日本专利公开No.2006-173260(专利文献1)描述了一种在湿法蚀刻处理之前中和半导体衬底的技术。

日本专利公开No.2008-113028(专利文献2)描述了一种将物质附接至硅表面的一部分的技术，该物质具有比氢的标准电极电势更多的正电势，从而在HF和硅表面的被该物质所附接部分处的硅之间引起氧化反应以形成电子e^-，同时阻挡到硅的光并且从而抑制在硅中形成电子空穴对，并且使电子e^-与氢离子H⁺反应。

日本专利公开No.2009-49293(专利文献3)中描述的技术具有以下步骤：步骤(a)，在衬底12上形成第一绝缘膜11；步骤(c)，通过湿法蚀刻选择性地移除第一绝缘膜11；以及步骤(d)，在衬底12的第一绝缘膜11已经被移除的区域上形成第二绝缘膜17。在步骤(c)中，至少在从当开始湿法蚀刻时至将衬底与化学溶液接触的时间段期间，使用可见光或红外光的照明光照射衬底12的表面(在此使用的符号对应于在专利文献3中使用的符号)。

[专利文献1]日本专利公开No.2006-173260

[专利文献2]日本专利公开No.2008-113028

[专利文献3]日本专利公开No.2009-49293。

发明内容

本发明人根据调查研究结果揭示如下内容。

根据关于元件隔离区的形成步骤的调查研究，已经发现在形成元件隔离区之后，所得半导体衬底很可能在其中具有坑(凹陷、孔)。

通过以下来形成元件隔离区：在半导体衬底的主表面上形成氧化物膜；在氧化物膜上形成氮化硅膜；在氮化硅膜、氧化物膜和半导体衬底中形成元件隔离沟槽；形成氧化物膜来填充沟槽；通过CMP移除沟槽外的氧化硅膜，同时留下沟槽中的氧化硅膜以及继而移除氮化硅膜。以此方式，形成由氧化硅膜制成埋设在沟槽中的元件隔离区。继而，通过湿法蚀刻移除在半导体衬底的主表面上的氧化物膜以露出半导体衬底。已经发现，在这样的元件隔离区形成步骤中，在通过湿法蚀刻移除半导体衬底的主表面上的氧化物膜以露出半导体衬底时很有可能在半导体衬底中产生坑。

当在半导体衬底中形成坑时，其有可能使从含有坑的半导体芯片区域(半导体晶片的随后可以分别获得半导体芯片的区域被称为“半导体芯片区域”)获得的半导体芯片(半导体器件)的可靠性恶化。当从含有坑的半导体芯片区域获得的半导体芯片被选择并且继而移除时，这样的坑的存在使半导体器件的产率恶化并且变成成本上升的缘由。

本发明的一个目的在于提供能够提供具有改进的可靠性的半导体器件的技术。

本发明的另一目的在于提供能够改进半导体器件的产率的技术。

本发明的上述和其他目的以及新颖特征将通过本文描述和所附的附图而变得显然。

接着，将简单概述在本文公开的发明中的典型发明。

根据典型实施例的制造半导体器件的方法包括如下步骤：(a)制备半导体衬底；(b)在半导体衬底的主表面上形成第一绝缘膜；(c)使第一绝缘膜和半导体衬底经受等离子体干法蚀刻以在第一绝缘膜和半导体衬底中形成元件隔离沟槽；以及(d)在半导体衬底的主表面上形成第二绝缘膜以填充沟槽。该方法还包括如下步骤：(e)通过CMP移除沟槽外的第二绝缘膜以留下沟槽中的第二绝缘膜；以及(f)通过湿法蚀刻移除第一绝缘膜以露出半导体衬底。在步骤(f)中，湿法蚀刻第一绝缘膜，同时向半导体衬底的主表面的至少一部分施加140勒克司或更高的光。