[发明专利]通过去除沉积在掩模的空白上的膜来减少掩模重叠误差有效
| 申请号： | 201210226332.2 | 申请日： | 2012-06-29 |
| 公开（公告）号： | CN103258068A | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 李信昌;陈嘉仁;叶励志;严涛南 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于通过在组中的掩模之间将框架区域中的掩模材料的密度同步来减少层重叠误差的方法。示例性方法包括：创建对应于掩模的掩模设计数据库，并且包含具有一个或多个管芯的管芯区域和管芯区域之外的框架区域。识别框架区域内的基准部件，并且根据基准部件，识别空闲框架区域。对应于被配置成与掩模对准的参考掩模的参考掩模设计被用于确定用于空闲框架区域的参考密度。掩模设计数据库的空闲框架区域被修改为对应于参考密度。然后，修改后的掩模设计数据库可用于进一步使用，包括制造掩模。本发明还提供了一种通过去除沉积在掩模的空白上的膜来减少掩模重叠误差。 | ||
| 搜索关键词： | 通过 去除 沉积 空白 减少 重叠 误差 | ||
【主权项】：
一种用于掩模设计的方法，所述方法包括：创建掩模设计数据库，其中，所述掩模设计数据库对应于掩模并包含框架区域和包括有一个或多个管芯的管芯区域；识别所述框架区域内的一个或多个基准部件；识别所述框架区域内的空闲框架区域，其中，所述空闲框架区域排除所述一个或多个基准部件，并且所述空闲框架区域具有一密度；基于参考掩模设计的参考空闲框架区域确定用于所述空闲框架区域的参考密度，其中，所述参考掩模设计对应于参考掩模，并且所述掩模被配置成与所述参考掩模对准；修改所述掩模设计数据库的所述空闲框架区域，使得所述掩模设计数据库的所述空闲框架区域的密度对应于所述参考密度；以及提供修改后的掩模设计数据库。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210226332.2/，转载请声明来源钻瓜专利网。
