[发明专利]一种用于FPGA配置的PROM电路架构有效
| 申请号： | 201210148171.X | 申请日： | 2012-05-10 |
| 公开（公告）号： | CN102789815A | 公开（公告）日： | 2012-11-21 |
| 发明（设计）人： | 陈雷;蒋玉东;刘增荣;陈煜;郭晨光;周涛;李学武;张彦龙;孙华波;倪俊达 | 申请（专利权）人： | 北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G06F13/16;G06F12/02 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 安丽 |
| 地址： | 100076 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明介绍了一种用于FPGA配置的PROM电路架构，采用模块化设计，通过增加特定功能的外围电路，将FLASH存储器设计为可存储FPGA配置数据，并且可适应FPGA不同配置模式需求的PROM电路，最终能够完成边界扫描模式、串行模式或者并行模式下FPGA的独立配置。采用此电路架构的PROM可以通过级联的方式进行容量扩充，并且兼容IEEE 1149.1及IEEE1532边界扫描标准，这极大提升了面向FPGA应用的灵活性。 | ||
| 搜索关键词： | 一种 用于 fpga 配置 prom 电路 架构 | ||
【主权项】：
一种用于FPGA配置的PROM电路架构，其特征在于包括：FLASH存储器201、JTAG控制器202、FLASH控制器203、并串转换电路204、时钟复位电路205、上电复位电路206、晶振207和BIST控制器208；时钟复位电路205给JTAG控制器202、FLASH控制器203、并串转换电路204和BIST控制器208提供时钟信号和复位信号，同时时钟复位电路205还给晶振207提供使能信号，晶振207给时钟复位电路205提供时钟，上电复位电路206给时钟复位电路205提供上电复位脉冲；FLASH存储器201、JTAG控制器202、并串转换电路204和BIST控制器208均与FLASH控制器203连接并且进行数据交互，FLASH存储器201用于存储FPGA配置数据，JTAG控制器202通过FLASH控制器203对存储在FLASH存储器201中的FPGA配置数据进行控制操作，通过FLASH控制器203与并串转换电路204进行数据交互，由并串转换电路204进行数据并串转换并输出给FPGA芯片进行配置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所，未经北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210148171.X/，转载请声明来源钻瓜专利网。
- 上一篇：钓鱼杆
- 下一篇：一种带电子表的计算器
