[发明专利]一种用于FPGA配置的PROM电路架构

权利要求书

1.一种用于FPGA配置的PROM电路架构，其特征在于包括：FLASH存储器201、JTAG控制器202、FLASH控制器203、并串转换电路204、时钟复位电路205、上电复位电路206、晶振207和BIST控制器208；

时钟复位电路205给JTAG控制器202、FLASH控制器203、并串转换电路204和BIST控制器208提供时钟信号和复位信号，同时时钟复位电路205还给晶振207提供使能信号，晶振207给时钟复位电路205提供时钟，上电复位电路206给时钟复位电路205提供上电复位脉冲；

FLASH存储器201、JTAG控制器202、并串转换电路204和BIST控制器208均与FLASH控制器203连接并且进行数据交互，FLASH存储器201用于存储FPGA配置数据，JTAG控制器202通过FLASH控制器203对存储在FLASH存储器201中的FPGA配置数据进行控制操作，通过FLASH控制器203与并串转换电路204进行数据交互，由并串转换电路204进行数据并串转换并输出给FPGA芯片进行配置。

2.根据权利要求1所述的一种用于FPGA配置的PROM电路架构，其特征在于：所述JTAG控制器202包括TAP状态机301、指令译码器302、指令寄存器303、多路选择器304、帧数据寄存器305、帧地址寄存器306、边界扫描寄存器307、旁路寄存器308、设备标识寄存器309和用户编码寄存器310；

JTAG控制器202的测试数据输入信号同时连接到指令寄存器303、帧数据寄存器305、帧地址寄存器306、边界扫描寄存器307、旁路寄存器308、设备标识寄存器309和用户编码寄存器310的数据输入端；帧数据寄存器305、帧地址寄存器306、边界扫描寄存器307、旁路寄存器308、设备标识寄存器309和用户编码寄存器310分别接收指令译码器302输出的寄存器使能信号用于寄存器数据通路选择，

JTAG控制器202通过帧数据寄存器305和帧地址寄存器306分别完成与 FLASH控制器203之间的数据交互和地址交互；

帧数据寄存器305、帧地址寄存器306、边界扫描寄存器307、旁路寄存器308、设备标识寄存器309和用户编码寄存器310的数据输出端同时与多路选择器304的一个输入端相连，多路选择器304的另一个输入端与指令寄存器303的数据输出端相连，多路选择器304的输出信号即为JTAG控制器202的测试数据输出信号；

多路选择器304的信号选择端与TAP状态机301输出的选择信号相连；指令寄存器303还接收TAP状态机301输出的指令控制信号，同时指令寄存器303输出指令数据信号给指令译码器302；指令译码器302接收TAP状态机301输出的状态控制信号，并与FLASH控制器203进行控制信号的交互。