[发明专利]一种用于FPGA配置的PROM电路架构

说明书

技术领域

本发明涉及一种PROM电路架构，特别是一种针对FPGA配置应用而优化了的PROM电路架构，属于集成电路领域。

背景技术

图1是一个现场可编程门阵列(FPGA，Field Programmable Gate Array)的配置接口示意图。在此处为了方便示意FPGA100器件的配置原理，仅仅将其与配置相关的接口信号标注了出来，主要包括：配置数据输入信号DIN[7:0]、模式选择引脚MODE PINS、FPGA配置时钟信号CCLK、配置完成信号DONE、配置初始化信号INITn、编程使能信号PROGRAMn、测试数据输入信号TDI、测试模式选择信号TMS、测试时钟信号TCK和测试数据输出信号TDO。

针对FPGA100器件的配置，一般存在边界扫描模式、串行模式和并行模式三种配置方式。在边界扫描模式下，FPGA100器件与相应的配置存储器件通过各自边界扫描电路的TAP接口级联形成串行扫描链路，配置数据从DIN[0]端送入FPGA100器件；在串行模式下，数据输入信号DIN[7:0]的第一位DIN[0]会作为FPGA100器件配置所需的串行数据输入端；在并行模式下，数据输入信号DIN[7:0]会作为FPGA100器件配置所需的并行数据输入信号。

传统的FLASH存储器无法直接应用于FPGA100器件的配置，必须通过增加特定功能的外围电路，以达到适应FPGA100器件不同配置模式需求的目的。在存储容量上，直接采用大容量的FLASH存储器不利于减小芯片体积外形，也不利于降低封装成本，因此设计一款可通过级联方式进行容量扩容的PROM芯片就显得非常有意义。在应用上，现今FPGA100器件大多都支持IEEE 1149.1或者IEEE 1532边界扫描标准，因而有必要将IEEE 1149.1及IEEE 1532边界扫描标准应用于PROM芯片中边界扫描电路的优化设计当中，以便拥有更灵活的应用特性。

发明内容

本发明的技术解决问题是：克服现有技术的不足之处，提供一种针对FPGA配置应用而优化了的PROM电路架构，解决了传统的FLASH存储器无法直接满足FPGA不同配置模式需求的问题，并且克服了单个PROM芯片存储容量过小、不利于配置规模扩充的问题。

本发明的技术解决方案是：

一种用于FPGA配置的PROM电路架构，包括FLASH存储器201、JTAG控制器202、FLASH控制器203、并串转换电路204、时钟复位电路205、上电复位电路206、晶振207和BIST控制器208；

时钟复位电路205给JTAG控制器202、FLASH控制器203、并串转换电路204和BIST控制器208提供时钟信号和复位信号，同时时钟复位电路205还给晶振207提供使能信号，晶振207给时钟复位电路205提供时钟，上电复位电路206给时钟复位电路205提供上电复位脉冲；

FLASH存储器201、JTAG控制器202、并串转换电路204和BIST控制器208均与FLASH控制器203连接并且进行数据交互，FLASH存储器201用于存储FPGA配置数据，JTAG控制器202通过FLASH控制器203对存储在FLASH存储器201中的FPGA配置数据进行控制操作，通过FLASH控制器203与并串转换电路204进行数据交互，由并串转换电路204进行数据并串转换并输出给FPGA芯片进行配置。

所述JTAG控制器202包括TAP状态机301、指令译码器302、指令寄存器303、多路选择器304、帧数据寄存器305、帧地址寄存器306、边界扫描寄存器307、旁路寄存器308、设备标识寄存器309和用户编码寄存器310；

JTAG控制器202的测试数据输入信号同时连接到指令寄存器303、帧数据寄存器305、帧地址寄存器306、边界扫描寄存器307、旁路寄存器308、设备标识寄存器309和用户编码寄存器310的数据输入端；帧数据寄存器305、帧地址寄存器306、边界扫描寄存器307、旁路寄存器308、设备标识寄存器309和用户编码寄存器310分别接收指令译码器302输出的寄存器使能信号用于寄存器数据通路选择，

JTAG控制器202通过帧数据寄存器305和帧地址寄存器306分别完成与FLASH控制器203之间的数据交互和地址交互；