[发明专利]存储器的访存控制装置及方法、处理器及北桥芯片有效

专利信息
申请号: 201210125461.2 申请日: 2012-04-25
公开(公告)号: CN103377154A 公开(公告)日: 2013-10-30
发明(设计)人: 高剑刚;吕晖;虞美兰;姚玉良;丁亚军;宋新亮;刘伟 申请(专利权)人: 无锡江南计算技术研究所
主分类号: G06F13/16 分类号: G06F13/16;G06F9/38;G06F1/16
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 骆苏华
地址: 214083 江苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置,包括:请求解析单元,用于将访存请求解析成操作命令序列,所述操作命令序列包括若干操作命令;仲裁单元,用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁,以将操作命令发送至所述存储器。相对于现有技术,本发明技术方案通过请求解析单元并行地发送操作命令序列,并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔,不仅可以并行访问多个存储体,而且能够并行访问多个存储体组,实现了多维并行访存,显著缩短访存请求的平均处理时间,提高系统整体访存性能。
搜索关键词: 存储器 控制 装置 方法 处理器 芯片
【主权项】:
一种存储器的访存控制装置,其特征在于,包括:请求解析单元,用于将访存请求解析成操作命令序列,所述操作命令序列包括若干操作命令;仲裁单元,用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁,以将操作命令发送至所述存储器,所述仲裁条件包括:操作命令发送至所述存储器的时间间隔满足第一时序约束、第二时序约束和第三时序约束;所述第一时序约束是指访问同一存储体的操作命令之间的时间间隔要求;所述第二时序约束是指访问同一存储体组中不同存储体的操作命令之间的时间间隔要求;所述第三时序约束是指访问不同存储体组的操作命令之间的时间间隔要求。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡江南计算技术研究所,未经无锡江南计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210125461.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top