[发明专利]双层多晶栅沟槽型MOS晶体管的制备方法无效
| 申请号： | 201210074736.4 | 申请日： | 2012-03-20 |
| 公开（公告）号： | CN103325682A | 公开（公告）日： | 2013-09-25 |
| 发明（设计）人： | 邵向荣;张朝阳;王永成 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 刘昌荣 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种双层多晶栅沟槽型MOS晶体管的制备方法，包括步骤：1)沟槽刻蚀；2)淀积氮化硅；3)回刻，除去沟槽侧壁以外区域的氮化硅；4)刻蚀形成底部沟槽区域；5)第一次局部硅氧化，在底部沟槽区域生长热氧化层；6)沉积第一层多晶硅并回刻；7)第二次局部硅氧化，在第一层多晶硅表面生长热氧化层；8)刻蚀掉沟槽侧壁的氮化硅，按照常规工艺完成双层多晶栅沟槽型MOS晶体管的制备。本发明利用SiN阻挡沟槽侧壁及表面氧化层的生长，使两层多晶硅间可以生长足够厚度的热氧化层，同时，通过LOCOS调节底部沟槽尺寸，从而使器件的栅极耐压能力得以提升。 | ||
| 搜索关键词： | 双层 多晶 沟槽 mos 晶体管 制备 方法 | ||
【主权项】：
双层多晶栅沟槽型MOS晶体管的制备方法，其特征在于，包括以下步骤：1)在硅基板上刻蚀沟槽，刻蚀完成后，保留沟槽顶部的刻蚀阻挡层；2)淀积氮化硅；3)回刻氮化硅，除去沟槽侧壁以外区域的氮化硅；4)刻蚀形成底部沟槽区域；5)第一次局部硅氧化，在底部沟槽区域生长热氧化层；6)沉积第一层多晶硅并回刻；7)第二次局部硅氧化，在第一层多晶硅表面生长热氧化层；8)刻蚀掉沟槽侧壁的氮化硅，按照常规工艺完成双层多晶栅沟槽型MOS晶体管的制备。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210074736.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
