[发明专利]双层多晶栅沟槽型MOS晶体管的制备方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种双层多晶栅沟槽型MOS晶体管的制备方法。

背景技术

目前，在半导体集成电路中，比较典型的双层多晶栅沟槽型MOS晶体管的结构如图1所示，这种MOS晶体管包含两层多晶硅结构，其中第一层多晶硅(即底部多晶硅)与源极等电位；第二层多晶硅(即顶部多晶硅)控制栅极开启与关闭。这种结构的优点是低Qg(栅极电荷)、低导通电阻，缺点是两层多晶硅间生长的氧化层膜质不够致密，厚度也由侧壁的栅氧决定而无法进一步加厚，影响到器件的栅极耐压能力。

发明内容

本发明要解决的技术问题是提供一种双层多晶栅沟槽型MOS晶体管的制备方法，它可以提高器件的栅极耐压能力。

为解决上述技术问题，本发明的双层多晶栅沟槽型MOS晶体管的制备方法，包括以下步骤：

1)在硅基板上刻蚀沟槽，刻蚀完成后，保留沟槽顶部的刻蚀阻挡层；

2)淀积氮化硅；

3)回刻氮化硅，除去沟槽侧壁以外区域的氮化硅；

4)刻蚀形成底部沟槽区域；

5)第一次局部硅氧化，在底部沟槽区域生长热氧化层；

6)沉积第一层多晶硅并回刻；

7)第二次局部硅氧化，在第一层多晶硅表面生长热氧化层；

8)刻蚀掉沟槽侧壁的氮化硅，按照常规工艺完成双层多晶栅沟槽型MOS晶体管的制备。

本发明在制备双层多晶栅沟槽型MOS晶体管时，先在沟槽侧壁形成S_iN，借助S_iN阻挡沟槽侧壁及表面氧化层的生长，然后利用LOCOS工艺在两层多晶硅间生长热氧化层，这样生长的热氧化层的厚度可以做到足够厚，从而使栅极耐压能力重新由侧壁的栅氧来决定，解决了两层多晶硅间耐压能力弱的问题；同时，本发明还可以通过LOCOS来调节底部沟槽尺寸，使器件的栅极耐压能力进一步得到提升。

附图说明

图1是现有典型的双层多晶栅沟槽型MOS晶体管的结构示意图。

图2是本发明实施例的双层多晶栅沟槽型MOS晶体管的制备工艺流程示意图。

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

本发明的双层多晶栅沟槽型MOS晶体管的制备方法，其具体工艺步骤如下：

步骤1，以二氧化硅作为刻蚀阻挡层，在硅基板上进行沟槽的刻蚀；沟槽刻蚀完成后，保留顶部作为刻蚀阻挡层的二氧化硅，如图2(a)所示。

步骤2，用CVD(Chemical Vapor Deposition，化学气相沉积)工艺淀积一层厚约的S_iN(氮化硅)，如图2(b)所示。

步骤3，干法回刻S_iN，此时仅沟槽侧壁的S_iN得以保留。回刻后，继续进行硅刻蚀，形成底部沟槽区域，底部沟槽深度为1～2μm，如图2(c)所示。

步骤4，进行第一次LOCOS(Local oxidation of silicon，硅的局部氧化)工艺，在底部沟槽区域生长较厚的热氧化层(根据器件设计要求，该热氧化层的厚度可选择至)，如图2(d)所示。这步LOCOS工艺不会影响顶部沟道所在沟槽的尺寸。

步骤5，沉积第一层多晶硅，然后回刻至一定深度(回刻深度以步骤1的沟槽刻蚀深度为标准)如图2(e)所示。

步骤6，进行第二次LOCOS工艺，在第一层多晶硅表面生长一层较厚的热氧化层(二氧化硅)，该热氧化层厚度根据器件设计要求可选择1500至6000埃，如图2(f)所示。

步骤7，湿法刻蚀掉沟槽侧壁的S_iN，生长栅极氧化层，然后沉积第二层多晶硅并回刻至硅片表面的二氧化硅阻挡层，如图2(g)所示。

后续工艺与普通沟槽型功率MOS晶体管的工艺一致，最终得到如图2(h)所示的双层多晶栅沟槽型MOS晶体管。

比较图1与图2(h)可以明显地看到，本发明的双层多晶栅MOS晶体管的结构与原有结构相比，两层多晶硅之间的氧化层厚度可以做到非常厚，而且底部的LOCOS工艺并不影响顶部沟道区域的沟槽尺寸，LOCOS可以做到比原来更厚，这样的结构有利于降低Qg和Vg(栅极电压)。