[发明专利]锁相环中的杂散抑制

摘要

一种用于减小锁相环中的杂散影响的装置和方法，所述锁相环具有一个Σ‑Δ调制器和多个数字电路。所述装置包含时钟抖动电路，所述时钟抖动电路耦合到所述Σ‑Δ调制器和所述数字电路这些器件中的每一者。每个时钟抖动电路经配置以使相应第一和第二时钟输入信号的侧翼抖动，并针对所述Σ‑Δ调制器和所述数字电路这些器件中每一者生成一个经抖动的时钟输出信号。每个经抖动的时钟输出信号的频率与所述相应第一和第二时钟输入信号的频率一致，并且每个经抖动的时钟输出信号与所述相应第一和第二时钟输入信号之间存在相移并且所述相移不断地改变。

主权项

一种用于减小锁相环电路中的杂散影响的装置，其特征在于，所述装置包括：一个Σ‑Δ调制器，其耦合到所述锁相环电路；多个数字电路，其耦合到所述Σ‑Δ调制器；一个时钟抖动电路，其耦合到所述Σ‑Δ调制器和所述数字电路这些器件中的每一者，每个时钟抖动电路经配置以使相应第一和第二时钟输入信号的侧翼抖动，并针对所述Σ‑Δ调制器和所述数字电路这些器件中每一者生成一个经抖动的时钟输出信号；并且其中每个经抖动的时钟输出信号的频率与所述相应第一和第二时钟输入信号的频率一致，并且每个经抖动的时钟输出信号与所述相应第一和第二时钟输入信号之间存在相移并且所述相移不断地改变；所述时钟抖动电路包括：一条延迟线，其包括一个或多个可控延迟单元，所述延迟线经配置以接收时钟输入信号，并且将所述时钟输入信号划分成数目为M的一组离散相位。