[发明专利]微控制器及其控制方法无效

专利信息
申请号: 201180034240.8 申请日: 2011-02-16
公开(公告)号: CN102985916A 公开(公告)日: 2013-03-20
发明(设计)人: 小田原裕幸;三宅二郎 申请(专利权)人: 松下电器产业株式会社
主分类号: G06F15/78 分类号: G06F15/78
代理公司: 永新专利商标代理有限公司 72002 代理人: 徐殿军
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的微控制器(100)具备:当通过CPU(103)指定的地址处于指定区域(155)的范围内时,进行RAM访问动作,在指定区域(155)不含该地址的情况下,从快闪EEPROM(101)读出程序的RAM控制部(107)。作为RAM访问动作,在有效比特(171)表示无效状态的情况下,RAM控制部(107)从快闪EEPROM(101)读出程序,将读出的程序在RAM(102)中存储,并且将有效比特(171)变更为有效状态,在有效比特(171)表示有效状态的情况下,RAM控制部(107)将RAM(102)中存储的程序向CPU(103)输出。
搜索关键词: 控制器 及其 控制 方法
【主权项】:
一种微控制器,具备:非易失性存储器,存储有用于控制上述微控制器的动作的程序;RAM;CPU,指定上述非易失性存储器的地址,并且执行上述非易失性存储器中存储的、该地址的程序;区域保持部,保持表示上述非易失性存储器的存储器区域中的一部分即指定区域的信息;有效信息保持部,保持表示上述RAM中存储的程序为有效的有效状态、以及为无效的无效状态中的一方的有效比特;以及RAM控制部,当通过上述CPU指定的上述地址处于上述指定区域的范围内时,进行RAM访问动作,当通过上述CPU指定的上述地址处于上述指定区域的范围外时,进行从上述非易失性存储器读出通过上述CPU指定的上述地址的程序、并将读出的程序向上述CPU输出的非易失性存储器访问动作,在上述有效比特表示无效状态的情况下,作为上述RAM访问动作,上述RAM控制部从上述非易失性存储器读出通过上述CPU指定的上述地址的程序,将读出的程序存储在上述RAM中,并且将上述有效比特变更为有效状态,在上述有效比特表示有效状态的情况下,作为上述RAM访问动作,上述RAM控制部将上述RAM中存储的上述程序向上述CPU输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201180034240.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top