[发明专利]半导体器件及其制造方法有效
| 申请号： | 201110379131.1 | 申请日： | 2011-11-25 |
| 公开（公告）号： | CN103137470A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 张超;吴关平;刘波;宋志棠 | 申请（专利权）人： | 中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L45/00;H01L21/24 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 屠长存 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于制造半导体器件的方法以及半导体器件。该方法包括以下步骤：在P型衬底上部形成埋置N+层；对埋置N+层进行离子注入；对埋置N+层进行退火；通过外延沉积，在埋置N+层上形成外延半导体层，外延半导体层的上部被掺杂为P+型区，外延半导体层的位于P+型区之下的部分被掺杂为N-型区。其中，通过采用增大的离子注入剂量，例如以大于1.0×1014/cm2的剂量进行离子注入，或者调整对埋置N+层进行退火的方式以增大埋置N+层的宽度，或者增大外延半导体层的厚度，可以有效地抑制纵向双极结晶体管的寄生效应，从而有效抑制衬底漏电。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种制造半导体器件的方法，其特征在于：在P型衬底上部形成埋置N+层；对埋置N+层进行离子注入，其中离子的注入剂量大于1.0×1014/cm2；对埋置N+层进行退火；通过外延沉积，在埋置N+层上形成外延半导体层，所述外延半导体层的上部被掺杂为P+型区，所述外延半导体层的位于所述P+型区之下的部分被掺杂为N‑型区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110379131.1/，转载请声明来源钻瓜专利网。
- 上一篇：物理量传感器及乘除法电路
- 下一篇：一种双面挠性覆铜板
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
