[发明专利]带外围电路的分离栅极式快闪存储器的制作方法有效
申请号: | 201110358305.6 | 申请日: | 2011-11-11 |
公开(公告)号: | CN103107138A | 公开(公告)日: | 2013-05-15 |
发明(设计)人: | 王友臻;周儒领 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种带外围电路的分离栅极式快闪存储器的制作方法,包括提供具有第一区域和第二区域的半导体基底;在第一区域形成栅极叠层;淀积厚度为外围电路晶体管栅极所需厚度的第一多晶硅层;在第二区域形成氧化硅层;淀积第二多晶硅层,至少填满第一多晶硅层表面以及第一多晶硅层和所述氧化硅层交界处的凹坑;全局化学机械研磨至表面平坦;进行全局刻蚀,刻至第一区域露出硬掩膜层;去除氧化硅层。本发明通过化学机械研磨及刻蚀的终点探测的二者优点的有机结合,可避免化学机械研磨过研磨带来的终端隔离性差的问题及外围区的局部高低差引起的多晶硅残留的问题,也能避免直接进行刻蚀导致的表面凹坑底部被过刻蚀损伤到下层介质层尤其是衬底硅层的情况。 | ||
搜索关键词: | 外围 电路 分离 栅极 闪存 制作方法 | ||
【主权项】:
一种带外围电路的分离栅极式快闪存储器的制作方法,其特征在于,包括:提供半导体基底,所述半导体基底包括第一区域和第二区域;在所述第一区域形成栅极叠层,所述栅极叠层从下至上依次包括浮置栅极、绝缘层、控制栅极、硬掩膜层,所述栅极叠层的侧面覆盖侧墙;淀积第一多晶硅层,所述第一多晶硅层的厚度为外围电路晶体管栅极所需多晶硅的厚度;在所述第二区域形成氧化硅层;淀积第二多晶硅层,所述第二多晶硅层至少填满所述第一多晶硅层表面以及所述第一多晶硅层和所述氧化硅层交界处的凹坑;进行全局化学机械研磨,表面平坦即停止;利用等离子体刻蚀进行全局刻蚀,刻至第一区域露出硬掩膜层停止;去除所述氧化硅层;形成图形化光刻胶以定义分离栅极式快闪存储器字线栅、外围电路晶体管的栅极的区域,然后刻蚀形成分离栅极式快闪存储器字线栅、外围电路晶体管的栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110358305.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种造林母竹假植培育的方法
- 下一篇:便携式钢芯铝绞线折弯捆绑工具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造