[发明专利]带外围电路的分离栅极式快闪存储器的制作方法有效

专利信息
申请号: 201110358305.6 申请日: 2011-11-11
公开(公告)号: CN103107138A 公开(公告)日: 2013-05-15
发明(设计)人: 王友臻;周儒领 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8234 分类号: H01L21/8234
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种带外围电路的分离栅极式快闪存储器的制作方法,包括提供具有第一区域和第二区域的半导体基底;在第一区域形成栅极叠层;淀积厚度为外围电路晶体管栅极所需厚度的第一多晶硅层;在第二区域形成氧化硅层;淀积第二多晶硅层,至少填满第一多晶硅层表面以及第一多晶硅层和所述氧化硅层交界处的凹坑;全局化学机械研磨至表面平坦;进行全局刻蚀,刻至第一区域露出硬掩膜层;去除氧化硅层。本发明通过化学机械研磨及刻蚀的终点探测的二者优点的有机结合,可避免化学机械研磨过研磨带来的终端隔离性差的问题及外围区的局部高低差引起的多晶硅残留的问题,也能避免直接进行刻蚀导致的表面凹坑底部被过刻蚀损伤到下层介质层尤其是衬底硅层的情况。
搜索关键词: 外围 电路 分离 栅极 闪存 制作方法
【主权项】:
一种带外围电路的分离栅极式快闪存储器的制作方法,其特征在于,包括:提供半导体基底,所述半导体基底包括第一区域和第二区域;在所述第一区域形成栅极叠层,所述栅极叠层从下至上依次包括浮置栅极、绝缘层、控制栅极、硬掩膜层,所述栅极叠层的侧面覆盖侧墙;淀积第一多晶硅层,所述第一多晶硅层的厚度为外围电路晶体管栅极所需多晶硅的厚度;在所述第二区域形成氧化硅层;淀积第二多晶硅层,所述第二多晶硅层至少填满所述第一多晶硅层表面以及所述第一多晶硅层和所述氧化硅层交界处的凹坑;进行全局化学机械研磨,表面平坦即停止;利用等离子体刻蚀进行全局刻蚀,刻至第一区域露出硬掩膜层停止;去除所述氧化硅层;形成图形化光刻胶以定义分离栅极式快闪存储器字线栅、外围电路晶体管的栅极的区域,然后刻蚀形成分离栅极式快闪存储器字线栅、外围电路晶体管的栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110358305.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top