[发明专利]无进位乘法装置及其处理方法有效

专利信息
申请号: 201110311007.1 申请日: 2011-10-14
公开(公告)号: CN102360276A 公开(公告)日: 2012-02-22
发明(设计)人: 提摩西.A.伊里亚德 申请(专利权)人: 威盛电子股份有限公司
主分类号: G06F7/52 分类号: G06F7/52
代理公司: 北京市柳沈律师事务所 11105 代理人: 史新宏
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种无进位乘法装置及其处理方法。该装置包括无进位预先格式单元、布斯编码器、压缩器、左移器和异或门。无进位预先格式单元接收乘数操作数,将乘数操作数格式化成多个部分。布斯编码器接收并判断这些部分,选择被乘数操作数的多个第一部分乘积。藉由这些部分,可避免被乘数操作数的多个第二部分乘积被选择。第二部分乘积造成进位现象。压缩器耦接布斯编码器,通过多个进位储存加法器,加总第一部分乘积。进位储存加法器产生多个加总位和多个进位位。进位储存加法器以华莱士树架构排列。执行无进位乘法运算时,进位位不被致能。左移器耦接压缩器,将压缩器的输出左移至少一位。异或门耦接压缩器以及左移器,进行异或运算,并产生无进位乘法结果。
搜索关键词: 进位 乘法 装置 及其 处理 方法
【主权项】:
一种无进位乘法装置,用以进行一无进位乘法运算,包括:一无进位预先格式单元,用以接收一乘数操作数,并将该乘数操作数格式化成多个部分;一布斯编码器,接收并判断这些部分,并选择一被乘数操作数的多个第一部分乘积,其中藉由这些部分,可避免该被乘数操作数的多个第二部分乘积被选择,这些第二部分乘积会造成一进位现象;一压缩器,耦接该布斯编码器,用以通过多个进位储存加法器,加总这些第一部分乘积,这些进位储存加法器产生多个加总位以及多个进位位,其中这些进位储存加法器以一华莱士树架构排列,在执行该无进位乘法运算时,这些进位位不被致能;一左移器,耦接该压缩器,用以将该压缩器的输出左移至少一位;以及一异或门,耦接该压缩器以及该左移器,用以进行一异或运算,并产生一无进位乘法结果。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司,未经威盛电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110311007.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top