[发明专利]无进位乘法装置及其处理方法

权利要求书

1.一种无进位乘法装置，用以进行一无进位乘法运算，包括：

一无进位预先格式单元，用以接收一乘数操作数，并将该乘数操作数格 式化成多个部分；

一布斯编码器，接收并判断这些部分，并选择一被乘数操作数的多个第 一部分乘积，其中藉由这些部分，可避免该被乘数操作数的多个第二部分乘 积被选择，这些第二部分乘积会造成一进位现象；

一压缩器，耦接该布斯编码器，用以通过多个进位储存加法器，加总这 些第一部分乘积，这些进位储存加法器产生多个加总位以及多个进位位，其 中这些进位储存加法器以一华莱士树架构排列，在执行该无进位乘法运算 时，这些进位位不被致能；

一左移器，耦接该压缩器，用以将该压缩器的输出左移至少一位；以及

一异或门，耦接该压缩器以及该左移器，用以进行一异或运算，并产生 一无进位乘法结果。

2.如权利要求1所述的无进位乘法装置，其中该乘数操作数的格式为2 的补数。

3.如权利要求1所述的无进位乘法装置，其中这些部分包括：

一偶数部分，具有该乘数操作数的偶数位的数值，以及该乘数操作数的 奇数位的数值，其中该偶数部分所具有的该乘数操作数的奇数位的数值被设 定成0；以及

一奇数部分，具有该乘数操作数的奇数位的数值，以及该乘数操作数的 偶数位的数值，其中该奇数部分所具有的该乘数操作数的偶数位的数值被设 定成0，并且该奇数部分所具有的数值往右移1位；

其中在该乘数操作数的偶数位中，包括该乘数操作数的最终有效位。

4.如权利要求1所述的无进位乘法装置，其中该布斯编码器包括一基底 -4编码器，用以选择部分乘积。

5.如权利要求1所述的无进位乘法装置，其中这些第一部分乘积包括该 被乘数操作数的多个第一乘法，这些第一乘法包括：

将该被乘数操作数乘上0；以及

将该被乘数操作数乘上1。

6.如权利要求5所述的无进位乘法装置，其中这些第二部分乘积包括该 被乘数操作数的多个第二乘法，这些第二乘法包括：

将该被乘数操作数乘上2；以及

将该被乘数操作数乘上-2。

7.如权利要求1所述的无进位乘法装置，其中该无进位乘法装置是设定 在一处理器里的一乘法单元或一装置里的一乘法单元。

8.如权利要求7所述的无进位乘法装置，其中该乘法单元用以执行一无 进位乘法运算以及一正常乘法运算。

9.一种方法，用以执行一无进位乘法运算，包括：

在一处理器内的一乘法单元中，将一乘数操作数格式化成多个部分；

通过一布斯编码器，判断这些部分，并选择一被乘数操作数的多个第一 部分乘积其中藉由这些部分，可避免该被乘数操作数的多个第二部分乘积被 选择，这些第二部分乘积会造成一进位现象；

通过多个进位储存加法器，处理这些第一部分乘积，用以产生多个加总 位以及多个进位位，其中这些进位储存加法器以一华莱士树架构排列，并且 在执行该无进位乘法运算时，不致能这些进位位；

将该华莱士树的输出，左移至少一位；以及

对该华莱士树的输出进行一异或运算，用以产生一无进位乘法结果。

10.如权利要求9所述的方法，其中该乘数操作数的格式为2的补数。

11.如权利要求9所述的方法，其中这些部分包括：

一偶数部分，具有该乘数操作数的偶数位的数值，以及该乘数操作数的 奇数位的数值，其中该偶数部分所具有的该乘数操作数的奇数位的数值被设 定成0；以及

一奇数部分，具有该乘数操作数的奇数位的数值，以及该乘数操作数的 偶数位的数值，其中该奇数部分所具有的该乘数操作数的偶数位的数值被设 定成0，并且该奇数部分所具有的数值往右移1位；

其中在该乘数操作数的偶数位中，包括该乘数操作数的最终有效位。