[发明专利]在硅和硅合金中使用互补结型场效应晶体管和MOS晶体管的集成电路无效
| 申请号： | 201110282710.4 | 申请日： | 2006-10-30 |
| 公开（公告）号： | CN102332472A | 公开（公告）日： | 2012-01-25 |
| 发明（设计）人： | A·K·卡泊 | 申请（专利权）人： | 苏伏特股份有限公司 |
| 主分类号： | H01L29/808 | 分类号： | H01L29/808;H01L29/78;H01L27/06;H01L27/098;H01L29/10;H01L29/45;H01L21/336;H01L21/337 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 钱慰民 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述了一种在硅中使用结型场效应晶体管构造互补逻辑电路的方法。本发明理想地适用于深亚微米尺寸，尤其适于65nm以下。本发明的基础是在增强模式下工作的互补结型场效应晶体管。JFET的速度-功率性能在亚70纳米尺寸下变得能够与CMOS器件相比。然而，JFET的最大电源电压仍然限制在内建电势(二极管压降)以下。为了满足某些要求对外部电路的接口驱动至更高电压电平的应用，本发明还包括用于在与JFET器件相同的衬底上构造CMOS器件的结构和方法。 | ||
| 搜索关键词： | 合金 使用 互补 场效应 晶体管 mos 集成电路 | ||
【主权项】：
一种结型场效应晶体管，包括：半导体衬底；具有第一传导类型的第一杂质区，形成在所述衬底内；具有第一传导类型的第二杂质区，形成在所述衬底内并与所述第一杂质区分隔开；具有第一传导类型的沟道区，位于所述第一和第二杂质区之间，其中所述沟道区具有小于100nm的最大长度；具有第二传导类型的栅极电极区，所述栅极电极区形成在所述半导体衬底的顶面上；具有第二传导类型的栅极区，所述栅极区形成在所述衬底内，其中所述栅极电极区包括高带隙材料，与在栅极电极区中不使用高带隙材料的不同结型场效应晶体管相比，所述高带隙材料有助于所述结型场效应晶体管的较快的切换速度和较低的功耗；其中所述沟道区具有与所述栅极电极区的侧壁以及所述栅极区的侧壁对准的侧壁。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏伏特股份有限公司，未经苏伏特股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110282710.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种酵素型液体肥的制备方法
- 下一篇：一种同种异体骨的化学处理方法
- 同类专利
- 专利分类
