[发明专利]半导体器件、MOS晶体管及其形成方法无效
| 申请号： | 201110213088.1 | 申请日： | 2011-07-28 |
| 公开（公告）号： | CN102332394A | 公开（公告）日： | 2012-01-25 |
| 发明（设计）人： | 胡剑 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/423;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件、MOS晶体管及其形成方法，所述MOS晶体管的形成方法，包括：提供绝缘体上硅衬底，绝缘体上硅衬底的顶层半导体衬底中形成有体区，所述体区的表面与顶层半导体衬底的表面相平；在所述体区上形成栅极结构，所述栅极结构包括H型栅极、位于H型栅极和体区之间的栅介质层，所述H型栅极的两“|”部位与体区之间的栅介质层的厚度大于H型栅极的“—”部位与体区之间的栅介质层的厚度；在所述H型栅极的“—”部位两侧的顶层半导体衬底内形成源区、漏区。本技术方案可以减小MOS晶体管的H型栅极与体区之间的漏电流，而且也可以减小MOS晶体管的H型栅极的寄生电容。 | ||
| 搜索关键词： | 半导体器件 mos 晶体管 及其 形成 方法 | ||
【主权项】：
一种MOS晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底包括：底层半导体衬底、顶层半导体衬底，位于底层半导体衬底和顶层半导体衬底之间的氧化埋层，在所述顶层半导体衬底中形成有体区，所述体区的表面与顶层半导体衬底的表面相平；在所述体区上形成栅极结构，所述栅极结构包括H型栅极、位于H型栅极和体区之间的栅介质层，所述H型栅极的两“|”部位与体区之间的栅介质层的厚度大于H型栅极的“—”部位与体区之间的栅介质层的厚度；在所述H型栅极的“—”部位两侧的顶层半导体衬底内形成源区、漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110213088.1/，转载请声明来源钻瓜专利网。
- 上一篇：用盘元线材一体成型铆用凸脐螺母的工艺及专用装置
- 下一篇：机器宠物
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
