[发明专利]存储器宏配置及其方法有效
| 申请号： | 201110166138.5 | 申请日： | 2011-06-15 |
| 公开（公告）号： | CN102403032A | 公开（公告）日： | 2012-04-04 |
| 发明（设计）人： | 谢尔盖·罗马洛夫斯基 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G11C11/401 | 分类号： | G11C11/401;G11C11/4063 |
| 代理公司： | 北京德恒律师事务所 11306 | 代理人： | 陆鑫;高雪琴 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储器宏，包括多个存储器阵列段，每个存储器阵列段都具有预定数量的数据输入端和输出端。段解码器电路配置为：接收指示存储器的分区数量的第一值，其中，存储器阵列段将被分割，并且基于第一值，输出多个信号，用于选择性地激活将要被存取的多个存储器阵列段中的一个或者多个。多个输出端驱动器，与段解码器电路相连接，并且与相应的输出端相连接。多个输出端驱动器配置为从每个相应被激活的存储器阵列段的相应输出端选择性地输出数据。 | ||
| 搜索关键词： | 存储器 配置 及其 方法 | ||
【主权项】：
一种存储器宏，包括：多个存储器阵列段，每个所述存储器阵列段均具有预定数量的数据输入端和输出端；段解码器电路，配置为：接收指示存储器分区数量的第一值，其中，所述存储器阵列段将被分割，并且基于所述第一值，输出多个信号，用于选择性地激活将要被存取的所述多个存储器阵列段中的一个或者多个；以及多个输出端驱动器，与所述段解码器电路相连接，并且与相应的输出端相连接，所述多个输出端驱动器配置为从每个相应的激活的存储器阵列段的相应输出端中选择性地输出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110166138.5/，转载请声明来源钻瓜专利网。
- 上一篇：阻尼机构及基于阻尼机构的工具盒
- 下一篇：拉丝机辅助机构
