[发明专利]形成在块体衬底上的自对准多栅极晶体管有效
| 申请号: | 201110136239.8 | 申请日: | 2011-05-18 |
| 公开(公告)号: | CN102263061A | 公开(公告)日: | 2011-11-30 |
| 发明(设计)人: | A·卫;V·斯科勒德;T·沙伊普;T·维尔纳;J·格罗舍普夫 | 申请(专利权)人: | 格罗方德半导体公司;格罗方德半导体德累斯顿第一模数有限责任及两合公司 |
| 主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L27/105;H01L29/78 |
| 代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
| 地址: | 英国开*** | 国省代码: | 英国;GB |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明涉及一种形成在块体衬底上的自对准多栅极晶体管。基于掩模材料中所提供的多个栅极开孔或栅极沟槽可形成在块体配置的三维晶体管。因此,在由该栅极开孔定义的部分内的下伏主动区中可有效地图样化多个自对准半导体鳍片,同时可有效地掩模将要提供平面型晶体管在其中的其它栅极开孔。在图样化该半导体鳍片及调整其有效高度后,基于常应用在平面型晶体管及三维晶体管的工艺技术可继续进一步的加工。 | ||
| 搜索关键词: | 形成 块体 衬底 对准 栅极 晶体管 | ||
【主权项】:
一种方法,包含下列步骤:在半导体器件的半导体层上方形成第一掩模层,该掩模层包含定义栅极电极的横向尺寸及位置的栅极开孔;在该栅极开孔中形成第二掩模层,该第二掩模层包含定义待形成在该半导体层中的多个鳍片的横向尺寸及位置的多个掩模特征;利用该第一及第二掩模层执行蚀刻工艺,以便在该半导体层的部分中形成该鳍片;以及在去除该第二掩模层后,在该栅极开孔中形成栅极电极结构,该栅极电极结构包含该栅极电极且连接至该多个鳍片。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司;格罗方德半导体德累斯顿第一模数有限责任及两合公司,未经格罗方德半导体公司;格罗方德半导体德累斯顿第一模数有限责任及两合公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110136239.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





