[发明专利]快闪记忆体装置与其程序化方法有效
| 申请号： | 201110065726.X | 申请日： | 2011-03-16 |
| 公开（公告）号： | CN102682839A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 张馨文;张耀文;刘注雍 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 11019 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是有关于一种快闪记忆体装置与其程序化方法。该快闪记忆体装置，包括记忆体阵列、列解码器、以及M个页面缓冲器，M为正整数。其中，记忆体阵列包括多个记忆胞，并电性连接多条字元线与多条位元线。列解码器在一致能期间驱动这些字元线中的一特定字元线。所述M个页面缓冲器将致能期间划分成N个子期间，N为大于2的整数。此外，所述M个页面缓冲器在第i个子期间驱动第i、i+N、i+2N、...、i+(M-1)*N条位元线，以对电性连接至特定字元线的记忆胞进行程序化，i为整数且1≤i≤N。本发明还提供了一种快闪记忆体装置的程序化方法。藉此本发明可以在兼顾传递扰动的情况下，降低记忆胞的程序扰动。 | ||
| 搜索关键词： | 记忆体 装置 与其 程序化 方法 | ||
【主权项】：
一种快闪记忆体装置，其特征在于其包括：一记忆体阵列，包括多个记忆胞，并电性连接多条字元线与多条位元线；一列解码器，在一致能期间驱动该些字元线中的一特定字元线；以及M个页面缓冲器，其中该些页面缓冲器将该致能期间划分成N个子期间，且该些页面缓冲器在第i个子期间驱动第i、i+N、i+2N、...、i+(M‑1)*N条位元线，以对电性连接该特定字元线的该些记忆胞进行程序化，M为正整数，N为大于2的整数，i为整数且1≤i≤N。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110065726.X/，转载请声明来源钻瓜专利网。
- 上一篇：设备连接器及其制造方法
- 下一篇：确定网站搜索关键词的方法和装置
