[发明专利]一种基于SOC的脉冲插值电路无效
| 申请号： | 201110001359.7 | 申请日： | 2011-01-06 |
| 公开（公告）号： | CN102183897A | 公开（公告）日： | 2011-09-14 |
| 发明（设计）人： | 王伟;杨征兵;孙晶露;沈昱明;王洪来;张博;赵明 | 申请（专利权）人： | 上海理工大学 |
| 主分类号： | G05B19/04 | 分类号： | G05B19/04;G01F25/00 |
| 代理公司： | 上海申汇专利代理有限公司 31001 | 代理人： | 吴宝根 |
| 地址： | 200093 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于SOC的脉冲插值电路，包括处理器、SRAM内存、门控信号、输入脉冲，所述处理器中逻辑控制连接门控信号、输入脉冲，所述处理器中三态桥连接SRAM内存。本发明电路严格按照BSISO7278-3:1998标准，利用FPGA的强大逻辑功能和内嵌的NIOSII处理器的运算性共同实现插值技术，而且大大降低了成本，缩短了开发周期，提高了系统的稳定和可靠性。从而使脉冲插值技术具有更宽更广的应用领域。 | ||
| 搜索关键词： | 一种 基于 soc 脉冲 电路 | ||
【主权项】：
一种基于SOC的脉冲插值电路，其特征在于，包括处理器、SRAM内存（12）、门控信号（13）、输入脉冲（14），处理器包括NIOS II处理器（1）、逻辑控制（2）、第一计时器（3）、第二计时器（4）、计数器（5）、Avalon总线（6）、串口（7）、内部定时器（8）、片上存储（9）、并行口（10）、三态桥（11），NIOS II处理器（1）的一端连接第一计时器（3）、第二计时器（4）、计数器（5），另一端连接Avalon总线（6）；所述第一计时器（3）、第二计时器（4）和计数器（5）连接逻辑控制（2）；所述Avalon总线（6）连接串口（7）、内部定时器（8）、片上存储（9）、并行口（10）、三态桥（11）；所述处理器中逻辑控制（2）连接门控信号（13）、输入脉冲（14），所述处理器中三态桥（11）连接SRAM内存（12）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海理工大学，未经上海理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110001359.7/，转载请声明来源钻瓜专利网。
- 上一篇：两相秸秆沼气发酵的实验装置
- 下一篇：矿用专网综合通讯指挥系统
