[发明专利]合并1T-1R近4F2存储器单元的非易失性存储器阵列体系结构

摘要

非易失性存储器阵列体系结构包括在每个共用源极/漏极（中间）节点和数据线（或位线）之间的电阻性元件，在另外的类虚地阵列中具有耦接到同一字线的串联连接的晶体管。然而，每N+1个晶体管省略电阻性元件（或通常保持在低电阻状态中），以形成晶体管串。这获得了4F2*(N+1)/N的阵列密度，其对N的合理取值接近4F2阵列密度。这样的存储器阵列非常适合于在以下的三维存储器阵列中使用，该三维存储器阵列具有在衬底上的多个层级上彼此堆叠的不同存储器平面。

主权项

一种存储器阵列，包括：第一和第二字线；与所述第一和第二字线基本上正交的第一复数M个数据线；第一晶体管串，包括第一复数M+1个串联连接的晶体管，每个这样的晶体管具有与所述第一字线耦接的栅极端子，所述第一晶体管串具有相应的第一和第二端节点并且具有在所述第一晶体管串的相邻晶体管之间的第一复数M个中间节点；第一复数M个电阻性元件，每个相应的电阻性元件耦接在所述第一复数M个中间节点的相应一个和所述第一复数M个数据线的相应一个之间；第二晶体管串，包括第二复数M+1个串联连接的晶体管，每个这样的晶体管具有与所述第二字线耦接的栅极端子，所述第二晶体管串具有相应的第一和第二端节点并且具有在所述第二晶体管串的相邻晶体管之间的第二复数M个中间节点；以及第二复数M个电阻性元件，每个相应的电阻性元件耦接在所述第二复数M个中间节点的相应一个和所述第一复数M个数据线的相应一个之间。