[发明专利]准SOI结构的制造方法有效
| 申请号： | 201010620561.3 | 申请日： | 2010-12-31 |
| 公开（公告）号： | CN102543826A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 洪中山 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种准SOI结构的制造方法，包括：提供衬底，在所述衬底上形成栅极结构；以所述栅极结构为掩模图形化所述衬底，在栅极结构的两侧形成第一沟槽；形成位于第一沟槽侧壁上的沟槽侧墙；以所述沟槽侧墙为掩模图形化所述衬底，形成第二沟槽；在第二沟槽的底部和第二沟槽的侧壁上形成绝缘层；图形化所述绝缘层形成L型绝缘层；在未被L型绝缘层覆盖的第二沟槽中进行第一次半导体材料沉积，形成第一半导体层，所述第一半导体层覆盖所述L型绝缘层；去除沟槽侧墙；进行第二次半导体材料沉积，直至所述半导体材料与衬底表面齐平，形成第二半导体层。本发明简化了制造工艺。 | ||
| 搜索关键词： | soi 结构 制造 方法 | ||
【主权项】：
一种准SOI结构的制造方法，其特征在于，包括：提供衬底，在所述衬底上形成栅极结构；以所述栅极结构为掩模图形化所述衬底，在栅极结构的两侧形成第一沟槽；形成位于第一沟槽侧壁上的沟槽侧墙；以所述沟槽侧墙为掩模图形化所述衬底，形成第二沟槽；在第二沟槽的底部和第二沟槽的侧壁上形成绝缘层；图形化所述绝缘层形成L型绝缘层；在未被L型绝缘层覆盖的第二沟槽中进行第一次半导体材料沉积，形成第一半导体层，所述第一半导体层覆盖所述L型绝缘层；去除沟槽侧墙；进行第二次半导体材料沉积，直至所述半导体材料与衬底表面齐平，形成第二半导体层；在栅极结构两侧的衬底中形成源/漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010620561.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
