[发明专利]一种半导体器件及其形成方法有效
| 申请号： | 201010548655.4 | 申请日： | 2010-11-18 |
| 公开（公告）号： | CN102468174A | 公开（公告）日： | 2012-05-23 |
| 发明（设计）人： | 骆志炯;尹海洲;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L21/768;H01L29/78 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件的形成方法，包括：形成材料层，所述材料层暴露伪栅和侧墙并夹于各栅堆叠基体之间，所述材料层材料与所述伪栅材料相同；去除所述伪栅和所述材料层，以形成凹槽；以导电材料填充所述凹槽后，平坦化所述导电材料，以暴露所述侧墙；断开所述侧墙外围的所述导电材料，以形成至少两个导电体，各所述导电体只接于所述侧墙外围一侧的所述有源区，并形成栅堆叠结构和第一接触塞。以及，一种半导体器件。均利于扩大形成接触塞时的工艺窗口。 | ||
| 搜索关键词： | 一种 半导体器件 及其 形成 方法 | ||
【主权项】：
一种半导体器件的形成方法，包括：在半导体基底上形成至少两个栅堆叠基体和侧墙，各所述栅堆叠基体形成于有源区和隔离区上，各所述栅堆叠基体包括栅介质层和伪栅，所述伪栅经所述栅介质层形成于所述半导体基底上，所述侧墙环绕所述伪栅和所述栅介质层或者所述侧墙形成于所述栅介质层上且环绕所述伪栅；形成材料层，所述材料层暴露所述伪栅和所述侧墙并夹于各所述栅堆叠基体之间，所述材料层材料与所述伪栅材料相同；去除所述伪栅和所述材料层，以形成凹槽；以导电材料填充所述凹槽后，平坦化所述导电材料，以暴露所述侧墙；断开所述侧墙外围的所述导电材料，以形成至少两个导电体，各所述导电体只接于所述侧墙外围一侧的所述有源区，并形成栅堆叠结构和第一接触塞。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010548655.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
