[发明专利]具有低栅极输入电阻的功率半导体组件及其制作方法

摘要

本发明公开了一种具有低柵极输入电阻的功率半导体组件与其制作方法。上述功率半导体组件包括一基底、至少一沟道式晶体管、一导电层与一金属接触插塞、一绝缘层与一层间介电层、以及一柵极金属层与一源极金属层。其中，金属接触插塞可作为一埋藏式柵极金属汇流线路，因此可以穿过源极金属层的下方，且仍维持完整的源极金属层。据此，本发明可提供较低的柵极输入电阻，且可以不需分割源极金属层，使源极金属层可以具有较大的面积以利后续的封装打线工艺。

主权项

一种具有低柵极输入电阻的功率半导体组件，其特征在于，包括：一基底，该基底上定义有一主动区与一柵极金属区，且该主动区的该基底中具有至少一柵极汇流沟道与多个组件沟道，其中该柵极汇流沟道延伸至该柵极金属区，且该些组件沟道与该柵极汇流沟道相连接；至少一沟道式晶体管，设置于该主动区的该基底中且设置于该柵极汇流沟道的至少一侧；一导电层与一金属接触插塞，堆栈设置于该柵极汇流沟道中；一绝缘层与一层间介电层，设置于该基底上，其中该绝缘层完全覆盖该主动区的该金属接触插塞，且部分覆盖该柵极金属区以暴露位于该柵极金属区的部分该金属接触插塞，而该层间介电层覆盖该导电层；以及一图案化金属层，设置该层间介电层与该绝缘层上，其中该图案化金属层包括一柵极金属层与一源极金属层分别设置于该柵极金属区与该主动区，且该柵极金属层电性连接至该金属接触插塞用以提供一柵极电压，而该源极金属层覆盖于该绝缘层上且电性连接至该沟道式晶体管用以提供一源极电压。