[发明专利]一种金属栅极/高K栅介质叠层结构的制备和成形方法有效
| 申请号： | 201010145261.4 | 申请日： | 2010-04-09 |
| 公开（公告）号： | CN102214563A | 公开（公告）日： | 2011-10-12 |
| 发明（设计）人： | 徐秋霞;李永亮 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 周长兴 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种高金属栅极/高K栅介质叠层结构的制备和成形方法：1)在硅衬底上生成一层SiON和SiO2界面层；2)在界面层上沉积高K栅介质膜；3)对高K介质膜进行快速热退火；4)在高K介质上沉积TaN金属栅电极膜；5)在TaN金属栅极上沉积多晶硅栅层，然后沉积硬掩膜层；6)光刻形成胶膜图形，通过反应离子刻蚀对硬掩膜介质层进行各向异性刻蚀，将胶膜图形转移到硬掩膜层；7)去胶，以硬掩膜为掩蔽层，采用Cl2/HBr混合气体反应离子刻蚀多晶硅栅；8)以硬掩膜为掩蔽层，通过BCl3基刻蚀气体刻蚀对TaN金属栅/高K栅介质叠层进行各向异性和高选择比刻蚀。 | ||
| 搜索关键词： | 一种 金属 栅极 介质 结构 制备 成形 方法 | ||
【主权项】：
一种高金属栅极/高K栅介质叠层结构的制备和成形方法，主要步骤为：步骤1)在硅衬底上生成一层SiON和SiO2界面层；步骤2)在界面层上沉积高K栅介质膜；步骤3)对高K介质膜进行快速热退火；步骤4)在高K介质上沉积TaN金属栅电极膜；步骤5)在TaN金属栅极上沉积多晶硅栅层，然后沉积硬掩膜层；步骤6)光刻形成胶膜图形，通过反应离子刻蚀对硬掩膜介质层进行各向异性刻蚀，将胶膜图形转移到硬掩膜层；步骤7)去胶，以硬掩膜为掩蔽层，采用Cl2/HBr混合气体反应离子刻蚀多晶硅栅；步骤8)以硬掩膜为掩蔽层，通过BCl3基刻蚀气体刻蚀对TaN金属栅/高K栅介质叠层进行各向异性和高选择比刻蚀。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010145261.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
