[发明专利]半导体器件和使用应力记忆技术工艺制造半导体器件的方法有效
| 申请号： | 201010022524.2 | 申请日： | 2010-01-04 |
| 公开（公告）号： | CN102117773A | 公开（公告）日： | 2011-07-06 |
| 发明（设计）人： | 周地宝 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L27/088 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 王一斌;王琦 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种使用SMT工艺制造半导体器件的方法，包括：在半导体衬底上形成栅氧化层和栅极；沉积侧墙氧化层和侧墙氮化硅层，并对侧墙氮化硅层进行刻蚀；在PMOS区域上形成PR层，进行N+离子注入；以PR层为掩膜，去除NMOS区域上的侧墙氧化层；去除PMOS区域上的PR层；在NMOS区域上形成PR层，进行P+离子注入，去除NMOS区域的PR层；形成缓冲氧化层和高应力氮化硅层；去除PMOS区域上的高应力氮化硅层；进行尖峰退火工艺；去除NMOS区域上的高应力氮化硅层。本发明还公开了一种半导体器件。通过使用本发明所提供的半导体器件和方法，可改善半导体器件的电学性能，提高半导体器件的良率，降低制造成本。 | ||
| 搜索关键词： | 半导体器件 使用 应力 记忆 技术 工艺 制造 方法 | ||
【主权项】：
一种使用应力记忆技术工艺制造半导体器件的方法，该方法包括：在具有PMOS区域和NMOS区域的半导体衬底上形成栅氧化层和栅极；在所述栅氧化层和栅极上依次沉积侧墙氧化层和侧墙氮化硅层，并对侧墙氮化硅层进行垂直于半导体衬底表面方向的定向刻蚀；在PMOS区域上形成光刻胶层，对NMOS区域进行N+离子注入工艺；以所述光刻胶层为掩膜，去除NMOS区域上的侧墙氧化层；去除PMOS区域上的光刻胶层；在NMOS区域上形成光刻胶层，对PMOS区域进行P+离子注入工艺；去除NMOS区域的光刻胶层；在PMOS区域和NMOS区域上形成缓冲氧化层和高应力氮化硅层；去除PMOS区域上的高应力氮化硅层；进行尖峰退火工艺；去除NMOS区域上的高应力氮化硅层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010022524.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
